本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7835|帖子: 43985

[FPGA] Xilinx 7系列FPGA器件管脚原理图设计说明 attach_img
2021-7-30 18:39 0 9516
[FPGA] 异步FIFO的FPGA实现 attach_img
2021-7-30 18:06 5 7653
[FPGA] FIFO解析攻略
2021-7-30 18:02 2 9046
[FPGA] cpld和fpga的区别
2021-7-30 17:58 0 9971
[ISE] xilinx vivado xdc约束语法
2021-7-30 17:56 0 8645
[Quartus] 约束及配置工程 attach_img
2021-7-30 17:55 1 8008
[Quartus] quartus II关于时钟约束
2021-7-30 17:51 0 8889
[protel] Cadence+SPB+15.7工程实例入门 attachment agree  ...23
2021-7-9 11:51 68 22565
[FPGA] 注册截图 新人帖 attach_img
2021-7-6 10:55 0 13388
[Verilog HDL] 夏宇闻-Verilog经典教程 attachment
2021-7-6 09:36 1 9257
[FPGA] FPGA实现循环冗余校验CRC attachment  ...2
2021-7-5 16:45 45 15160
使用VHDL设计的QuartusⅡ仿真详细资料说明 attach_img  ...2
2021-6-30 21:59 35 12767
[Quartus] QUARTUS II中IP核的调用方法 attach_img  ...2
2021-6-30 21:54 23 17279
[Quartus] Quartus.II调用ModelSim仿真实例 attach_img  ...2
2021-6-30 21:50 23 13892
[Quartus] Synplify和QuartusⅡ逻辑锁设计流程 attach_img  ...2
2021-6-30 21:47 22 15866
[ISE] Xilinx Vivado的使用详细介绍 --创建工程、编写代码、行...  ...2
2021-6-30 21:44 25 13994
[cadence] Cadence从原理图到PCB attachment  ...2
2021-6-30 08:21 36 15226
[FPGA] FPGA基础--绘制时序图
2021-6-29 21:06 0 10199
[Quartus] ModelSim仿真波形保存
2021-6-29 21:05 0 10164
[ISE] Xilinx FIFO IP介绍
2021-6-29 20:59 0 10385
Vivado学习之创建工程的全部流程
2021-6-29 20:56 0 11030
[ISE] Vivado裸机工程搭建教程 attach_img
2021-6-29 20:48 0 9921
[FPGA] 基于FPGA的以太网数据传输硬件 attach_img
2021-6-29 20:43 0 10222
[ISE] 基于vivado的ECO的实现方法 attach_img
2021-6-29 20:41 1 10598
[ISE] vivado使用方法 attach_img
2021-6-29 20:37 1 8710
[FPGA] Xilinx FPGA设计专家(基础篇) attach_img
2021-6-25 21:25 0 9257
[Quartus] Quartus II中管脚上拉电阻应该如何设置 attach_img
2021-6-25 21:19 0 10631
[Quartus] Quartusll的图形输入项目创建教程 attach_img
2021-6-25 21:18 0 9977
[Quartus] Quartus II中Tsu/Tco的约束方法 attach_img
2021-6-25 21:16 0 10328
[FPGA] 西门子 新人帖 attach_img
2021-6-25 12:45 0 10350
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部