EDA 技术

今日: 0|主题: 7815|帖子: 43801

1 ... 57 58 59 606162 63 64 65 ... 196 / 196 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


DDR2的VREF和VTT能不能接到一起？ DDR vr 信号水畔天蓝 2014-8-30 11:47 12 11648
个人收藏的fpga设计资料 ...2 3 4 FPGA FPGA设计 PGA Fourier00 2014-8-29 17:57 68 12460
[protel] AD08 和 AD09 有何区别？ AD09 altiumdesign TI ElectronF0 2014-8-26 14:24 2 1414
[protel] pads 动态走线问题 pads 控制线路 fdsfdsa 2014-8-26 12:54 10 4560
CCS5.2 的graph 怎么不能好用？ ccs graph CCS5 pmp 2014-8-26 10:59 2 1278
CCS5.2 的graph 怎么不能好用？ ccs graph CCS5 pmp 2014-8-26 10:57 2 1317
[protel] 请评价一下这个布局布线布局布线 protell99 se hyseyic 2014-8-25 11:07 7 2166
[cadence] Proteus Design Suite v8.1 SP1 build 17358 1CD Proteus CD ui jingpin 2014-8-23 10:35 0 1762
[FPGA] EDA射频设计 Agilent.Genesys.v2014.04.Win64 1DVD Genesys AGILENT DVD jingpin 2014-8-23 10:34 0 1373
[Verilog HDL] 关于2.4G发射天线。天线 4G xiaohua5452257 2014-8-22 17:16 5 1997
[PADS] 请教前辈帮忙看看我画的板子，指点下 AC myl593799546 2014-8-21 14:24 19 2367
vhdl时钟上升沿与下降沿都促发利用怎么编写?? HDL VHDL 时钟忧郁王子 2014-8-20 16:09 9 20442
分享职业机会 AN TE TI 哈里波霞 2014-8-20 09:13 0 1310
[protel] AD08 history目录下的压缩文件可以删除吗？ AD HISTORY AC ElectronF0 2014-8-20 08:48 5 4622
[PADS] reuse显示灰色的，不能使用是什么原因啊 se reuse 岳远迪 2014-8-20 07:34 0 1302
[FPGA] 求大神指导是哪里错了？ AD ADDR DDR mitianhui9 2014-8-18 16:05 5 3289
[FPGA] 请问管脚配置中off-chip termination和IN TERM \ OUT TERM分别指什么啊？ Chip INA 管脚配置 294897997 2014-8-18 09:38 1 5021
[FPGA] 关于一个io标准的问题，请各位大侠指教 IO FPGA PGA 294897997 2014-8-18 09:06 2 1298
求助文件转换 pc PCB文件 PCB chinamenzhao200 2014-8-15 12:45 3 1223
[Allegro] Allegro中正负片的概念及相关设置 ALLEGRO rc TI pcbspace2012 2014-8-15 09:35 0 1435
[Allegro] cadence 导出网表错误 cadence AC NET cm398515912 2014-8-14 16:37 2 1774
[Allegro] 请教大家，allegro对机构图的尺寸要求 ...2 ALLEGRO vampirelulu 2014-8-14 16:34 20 6136
[FPGA] FPGA内置RAM核读写 FPGA 读写 mitianhui9 2014-8-14 16:02 14 4560
[protel] Altium Designer 13 安装完整元件库 Altium designer emouse 2014-8-14 13:03 1 6586
[multisim] multisim使用中几个小问题求解 multisim 快捷键移动 yb430 2014-8-14 08:18 4 2466
[protel] 详解PCB多层板设计时的EMI的规避技巧 EMI PCB 电源 gaochy1126 2014-8-13 21:42 8 1495
[Allegro] Allegro模型添加与规则设置 ALLEGRO 模型 AC mcizhy 2014-8-13 21:34 0 1273
[Allegro] （初学者）PCB editor 导入网络表错误，求指导 PCB 网络 ni xiaxiaotao 2014-8-13 13:22 4 5183
2012年完善的allegro培训资料 ...2 ALLEGRO AC forgot 2014-8-12 16:16 35 6319
[PADS] 为什么近来越来越多人用PADS设计多层板？ ADS pad pads guanfaping 2014-8-11 12:36 3 3358
[FPGA] 跨时钟传输数据，写侧数据是8个8位的，怎么让读16位，每次读2个，4次读完时钟传输数据 HDL 西望遥安 2014-8-9 14:59 0 1170
[protel] 多通道（room）设计、出现sequence errors错误 RS sequence 元件 cpl_1 2014-8-8 16:56 0 3099
论坛大神求IC选型号 ic 选型电路 CarpeDiem523 2014-8-8 13:19 3 1338
关于电源切换电路设计问题电源切换切换电路电路设计 lxw1017 2014-8-8 13:18 7 2154
[FPGA] modelsim仿真fpga定制ram，出现module altsyncram not defined define FPGA modelsim 上官紫虞 2014-8-8 10:14 7 4197
[protel] Altium Designer中的电路仿真技巧 Altium 电路仿真 designer gaochy1126 2014-8-8 09:43 18 3640
[PADS] 第一个板子，求指点，万分感谢 ADS pad pads yanghuiyu 2014-8-7 19:34 3 1562
本人有个项目有能力者请联系（北京的优先）原理图测试仪离子老衲洗头用飘柔 2014-8-7 16:59 3 1770
[FPGA] 遇到一个时序问题，劳烦各位出手相助！时序信号 npu 294897997 2014-8-6 15:46 3 1466
[multisim] 横坐标为HZ纵坐标为V，请问仿真结束后，要如何解读仿真 hz 滤波 xiaxiaotao 2014-8-5 15:01 0 1369

1 ... 57 58 59 606162 63 64 65 ... 196 / 196 页下一页

今日: 0|主题: 7815|帖子: 43801

快速发帖

浏览过的版块