EDA 技术

今日: 0|主题: 7675|帖子: 42748 收藏 (43)

1 ... 53 54 55 565758 59 60 61 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] 我刚发了一个挺好的群，被管理删了，对不住管理啊！规章制度 294897997 2014-9-12 09:30 1 990
关于时序约束时序 FPGA PGA side8666 2014-9-12 09:30 6 1255
大规模集成电路在信息系统中的广泛应用信息系统大规模集成电路信号 IC-Buy 2014-9-11 10:52 0 1373
[protel] Altim Designer V10导入问题讲解 TI designer AD caozhaokun 2014-9-10 23:32 8 2035
[protel] 请问：Protel里铺铜之前安全间距设置为多少？ protel TE Prote hyseyic 2014-9-9 17:17 12 3330
[protel] 求解altium为何做这些无用动作，不管怎么调整都会更改？ Altium TI focus_pcb 2014-9-8 10:06 4 1476
[protel] protel DXP dxp protel 引脚 1km长跑 2014-9-7 08:58 10 1985
[Allegro] 找个BLE 4.0的layout 要懂天线的， layout 天线 BLE lisparking 2014-9-4 15:11 0 1773
[FPGA] 数据截位 HDL verilog VerilogHDL 上官紫虞 2014-9-3 17:37 3 1570
CSC8816GP的驱动代码谁有啊代码驱动代码 6G zjs1988 2014-9-2 11:40 0 918
Verilog中浮点数进行截位 verilog function 函数上官紫虞 2014-9-2 08:58 5 3439
[FPGA] VHDL 1602 第二行只显示点阵 VHDL ST kids_calamus 2014-9-1 23:17 2 1702
[multisim] multisim** multisim AC AD 鲫鱼汤 2014-9-1 23:16 3 1359
[CPLD] stm32 能否隔着CPLD读取SRAM? STM32 zq6220c 2014-9-1 13:05 3 1288
哪位高人告诉我下LED驱动电源排名前十的方案公司有哪些？ LED LED驱动电源 kkoows 2014-8-31 21:39 2 1255
[Allegro] licensing 问题 ICE AC CAD guyan1987 2014-8-31 08:28 0 1091
[PADS] PADS 新手一枚 pads 线路线路板 PCB01 2014-8-31 01:26 7 1686
DDR2的VREF和VTT能不能接到一起？ DDR vr 信号水畔天蓝 2014-8-30 11:47 12 11177
个人收藏的fpga设计资料 ...2 3 4 FPGA FPGA设计 PGA Fourier00 2014-8-29 17:57 68 11563
[protel] AD08 和 AD09 有何区别？ AD09 altiumdesign TI ElectronF0 2014-8-26 14:24 2 1197
[protel] pads 动态走线问题 pads 控制线路 fdsfdsa 2014-8-26 12:54 10 4304
CCS5.2 的graph 怎么不能好用？ ccs graph CCS5 pmp 2014-8-26 10:59 2 1115
[protel] 请评价一下这个布局布线布局布线 protell99 se hyseyic 2014-8-25 11:07 7 1902
[cadence] Proteus Design Suite v8.1 SP1 build 17358 1CD Proteus CD ui jingpin 2014-8-23 10:35 0 1573
[Verilog HDL] 关于2.4G发射天线。天线 4G xiaohua5452257 2014-8-22 17:16 5 1700
[PADS] 请教前辈帮忙看看我画的板子，指点下 AC myl593799546 2014-8-21 14:24 19 1963
vhdl时钟上升沿与下降沿都促发利用怎么编写?? HDL VHDL 时钟忧郁王子 2014-8-20 16:09 9 19843
分享职业机会 AN TE TI 哈里波霞 2014-8-20 09:13 0 1122
[protel] AD08 history目录下的压缩文件可以删除吗？ AD HISTORY AC ElectronF0 2014-8-20 08:48 5 4232
[PADS] reuse显示灰色的，不能使用是什么原因啊 se reuse 岳远迪 2014-8-20 07:34 0 1180
[FPGA] 求大神指导是哪里错了？ AD ADDR DDR mitianhui9 2014-8-18 16:05 5 3062
[FPGA] 请问管脚配置中off-chip termination和IN TERM \ OUT TERM分别指什么啊？ Chip INA 管脚配置 294897997 2014-8-18 09:38 1 4516
[FPGA] 关于一个io标准的问题，请各位大侠指教 IO FPGA PGA 294897997 2014-8-18 09:06 2 1110
求助文件转换 pc PCB文件 PCB chinamenzhao200 2014-8-15 12:45 3 1040
[Allegro] Allegro中正负片的概念及相关设置 ALLEGRO rc TI pcbspace2012 2014-8-15 09:35 0 1188
[Allegro] cadence 导出网表错误 cadence AC NET cm398515912 2014-8-14 16:37 2 1644
[Allegro] 请教大家，allegro对机构图的尺寸要求 ...2 ALLEGRO vampirelulu 2014-8-14 16:34 20 5571
[FPGA] FPGA内置RAM核读写 FPGA 读写 mitianhui9 2014-8-14 16:02 14 4215
[protel] Altium Designer 13 安装完整元件库 Altium designer emouse 2014-8-14 13:03 1 6230
[multisim] multisim使用中几个小问题求解 multisim 快捷键移动 yb430 2014-8-14 08:18 4 2202