EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

1 ... 54 55 56 575859 60 61 62 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] protel DXP dxp protel 引脚 1km长跑 2014-9-7 08:58 10 2109
[Allegro] 找个BLE 4.0的layout 要懂天线的， layout 天线 BLE lisparking 2014-9-4 15:11 0 1845
[FPGA] 数据截位 HDL verilog VerilogHDL 上官紫虞 2014-9-3 17:37 3 1686
CSC8816GP的驱动代码谁有啊代码驱动代码 6G zjs1988 2014-9-2 11:40 0 971
Verilog中浮点数进行截位 verilog function 函数上官紫虞 2014-9-2 08:58 5 3533
[FPGA] VHDL 1602 第二行只显示点阵 VHDL ST kids_calamus 2014-9-1 23:17 2 1919
[multisim] multisim** multisim AC AD 鲫鱼汤 2014-9-1 23:16 3 1454
[CPLD] stm32 能否隔着CPLD读取SRAM? STM32 zq6220c 2014-9-1 13:05 3 1397
哪位高人告诉我下LED驱动电源排名前十的方案公司有哪些？ LED LED驱动电源 kkoows 2014-8-31 21:39 2 1384
[Allegro] licensing 问题 ICE AC CAD guyan1987 2014-8-31 08:28 0 1154
[PADS] PADS 新手一枚 pads 线路线路板 PCB01 2014-8-31 01:26 7 1791
DDR2的VREF和VTT能不能接到一起？ DDR vr 信号水畔天蓝 2014-8-30 11:47 12 11444
个人收藏的fpga设计资料 ...2 3 4 FPGA FPGA设计 PGA Fourier00 2014-8-29 17:57 68 11960
[protel] AD08 和 AD09 有何区别？ AD09 altiumdesign TI ElectronF0 2014-8-26 14:24 2 1300
[protel] pads 动态走线问题 pads 控制线路 fdsfdsa 2014-8-26 12:54 10 4403
CCS5.2 的graph 怎么不能好用？ ccs graph CCS5 pmp 2014-8-26 10:59 2 1180
[protel] 请评价一下这个布局布线布局布线 protell99 se hyseyic 2014-8-25 11:07 7 1989
[cadence] Proteus Design Suite v8.1 SP1 build 17358 1CD Proteus CD ui jingpin 2014-8-23 10:35 0 1664
[Verilog HDL] 关于2.4G发射天线。天线 4G xiaohua5452257 2014-8-22 17:16 5 1853
[PADS] 请教前辈帮忙看看我画的板子，指点下 AC myl593799546 2014-8-21 14:24 19 2164
vhdl时钟上升沿与下降沿都促发利用怎么编写?? HDL VHDL 时钟忧郁王子 2014-8-20 16:09 9 20115
分享职业机会 AN TE TI 哈里波霞 2014-8-20 09:13 0 1195
[protel] AD08 history目录下的压缩文件可以删除吗？ AD HISTORY AC ElectronF0 2014-8-20 08:48 5 4361
[PADS] reuse显示灰色的，不能使用是什么原因啊 se reuse 岳远迪 2014-8-20 07:34 0 1239
[FPGA] 求大神指导是哪里错了？ AD ADDR DDR mitianhui9 2014-8-18 16:05 5 3169
[FPGA] 请问管脚配置中off-chip termination和IN TERM \ OUT TERM分别指什么啊？ Chip INA 管脚配置 294897997 2014-8-18 09:38 1 4755
[FPGA] 关于一个io标准的问题，请各位大侠指教 IO FPGA PGA 294897997 2014-8-18 09:06 2 1197
求助文件转换 pc PCB文件 PCB chinamenzhao200 2014-8-15 12:45 3 1137
[Allegro] Allegro中正负片的概念及相关设置 ALLEGRO rc TI pcbspace2012 2014-8-15 09:35 0 1284
[Allegro] cadence 导出网表错误 cadence AC NET cm398515912 2014-8-14 16:37 2 1703
[Allegro] 请教大家，allegro对机构图的尺寸要求 ...2 ALLEGRO vampirelulu 2014-8-14 16:34 20 5790
[FPGA] FPGA内置RAM核读写 FPGA 读写 mitianhui9 2014-8-14 16:02 14 4337
[protel] Altium Designer 13 安装完整元件库 Altium designer emouse 2014-8-14 13:03 1 6368
[multisim] multisim使用中几个小问题求解 multisim 快捷键移动 yb430 2014-8-14 08:18 4 2320
[protel] 详解PCB多层板设计时的EMI的规避技巧 EMI PCB 电源 gaochy1126 2014-8-13 21:42 8 1363
[Allegro] Allegro模型添加与规则设置 ALLEGRO 模型 AC mcizhy 2014-8-13 21:34 0 1169
[Allegro] （初学者）PCB editor 导入网络表错误，求指导 PCB 网络 ni xiaxiaotao 2014-8-13 13:22 4 5002
2012年完善的allegro培训资料 ...2 ALLEGRO AC forgot 2014-8-12 16:16 35 5804
[PADS] 为什么近来越来越多人用PADS设计多层板？ ADS pad pads guanfaping 2014-8-11 12:36 3 3130
[FPGA] 跨时钟传输数据，写侧数据是8个8位的，怎么让读16位，每次读2个，4次读完时钟传输数据 HDL 西望遥安 2014-8-9 14:59 0 1092