EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

1 ... 52 53 54 555657 58 59 60 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


PCB中铺铜作用 PCB 电路阻抗 shxpjm 2014-10-29 16:39 4 2823
[Allegro] 使用allegro画板，但原理图是Altium的，怎么办？ ALLEGRO Altium 原理图 zy315 2014-10-29 14:06 3 2477
[FPGA] FPGA中magic packet指的是什么包？ FPGA Magic PACKET 上官紫虞 2014-10-28 08:57 4 1544
[Allegro] allegro 画直线不直的问题 ALLEGRO AC Allegro16 cer1991 2014-10-28 07:45 7 3774
[protel] 硬件工程师必杀技 ...2 硬件工程师电源布线 xjsxjtu 2014-10-27 23:19 21 4549
[Quartus] quartus II 13.0不懂仿真 UART 仿真人生得意须尽欢 2014-10-27 20:37 1 3742
[protel] cadence16.5*后，连接CIS出现错误，无法打开 cadence16.5 cis CAPTURE getappple 2014-10-27 20:34* 4 1730
[multisim] 血泪求教！multisim安装失败问题！！ multisim define property bigG 2014-10-27 20:32 1 1549
[FPGA] IP数据包接收与发送的问题数据包 ip 上官紫虞 2014-10-27 08:48 8 1713
[Allegro] 新人，求指导如何让allegro产生AD shift+S的相似效果 ALLEGRO AD shift xiaxiaotao 2014-10-26 16:54 15 4940
[PADS] layout导出gerber时出现plot is too large for plotting area area FOR gerber xiaochaoliu 2014-10-24 11:40 4 5328
IC ATE TE ic GavinZ 2014-10-23 13:58 0 1128
[Allegro] allegro 机械孔如何画？ ALLEGRO AD cadence cer1991 2014-10-23 08:40 5 8239
[Allegro] cadence不能保存自建焊盘 CAD cadence ce 耗子-耗儿 2014-10-22 22:50 5 1531
关于memory的时序收敛 memory 时序收敛 ICL side8666 2014-10-22 19:52 4 1539
[PADS] 前辈们，pads logic打开之后老是报错，怎么解决啊？ pads 贪玩不回家 2014-10-22 14:44 3 1759
[Allegro] 各位大师球怎么破打不开。brd文件 ADI EDA ROM 小封建 2014-10-22 09:48 2 1367
[Allegro] cadence修改原理图升级pcb步骤 cadence PCB 原理图 cm398515912 2014-10-22 09:46 1 1842
[Allegro] cadence 补丁包安装 cadence cadence16.5 cadence16 hnllj1990 2014-10-21 16:58 2 1484
IC模拟仿真仿真模拟模拟仿真 WANGJIAN5098 2014-10-21 13:30 1 1128
求模拟ic设计方面的基础书籍模拟ic设计开源微电子 kangyuhang 2014-10-21 13:29 2 1375
[PADS] DSN原理图文件转PADS9.5可打开的sch文件？？？原理图 pads9.5 CAD hxy2012 2014-10-20 17:43 4 11887
【活动贴】焊接技术-贴片元器件（密引脚IC）焊接教程贴片元器件 ic 引脚 RaiseCom 2014-10-20 16:35 3 2703
[protel] 关于altium deisgner原理图编译的off grid警告问题求助 Altium 编译原理图 stm32f103vct 2014-10-20 15:31 1 1352
[PADS] OrCAD与PADS联合绘图操作宝典 OrCAD pads qq7643066 2014-10-20 15:22 2 1344
[protel] 为什么还有距离，却连不上线 AC z601573189f 2014-10-17 09:42 11 1711
[protel] protell dxp 2004应用问题 dxp protell AC wcg13537439710 2014-10-13 11:51 2 1243
[Allegro] orcad 16.3成功导入网表后，放置元件时看不到勾选框元件 OrCAD AC dapeng43 2014-10-12 23:12 2 1832
[FPGA] cyclone ii IP核 PLL倍频问题 cyclone ip核倍频 raoxianbin 2014-10-11 11:21 3 1655
[protel] AD09的3D预览模式怎么恢复默认设置 AD09 AD AC TBTX 2014-10-10 22:17 5 5341
[FPGA] SDRAM芯片初始化、行有效、列读写时序读写 dram芯片时序 gaochy1126 2014-10-10 20:35 11 4499
[FPGA] 求救啊同步fifo的问题 FIFO 同步FIFO 输入输出小跑车 2014-10-9 19:14 1 1259
[FPGA] 请问FPGA以后就业怎么样 FPGA PGA lzmm 2014-10-9 16:57 5 1385
[FPGA] testbench系统框图是顶层框图吗 testbench altera LTE 上官紫虞 2014-10-9 14:32 0 1336
[Verilog HDL] 平板出现闪屏到黑屏可能的原因有哪些平板 hmilyxj3264 2014-10-8 13:52 2 1421
[Allegro] Capture CIS 中Annotate在哪？ CAPTURE cis OTA 云上华仙 2014-10-8 09:33 6 2165
IC ic 元器件器件 kexigang 2014-10-7 14:27 0 936
FPGA链接DSP外部总线的问题 DSP FPGA 总线 side8666 2014-10-7 11:34 1 1391
[protel] 99或ad能在PCB板图中生成元器件坐标吗？？？急！！！ pcb板元器件 AD smell-baby 2014-10-6 12:48 6 1773
[Allegro] 如何一部分不阻焊阻焊 ALLEGRO quray1985 2014-9-29 17:16 3 1264