本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7835|帖子: 43984

[PADS] 关于Hperlynx仿真的一个小问题
2014-11-11 15:42 0 1338
求救
2014-11-11 13:31 0 1097
[PADS] PADS Logic原理图导入到PADS Router
2014-11-7 11:32 0 1671
[FPGA] 求教啊 有没有人有完整的基于vhdl的卷积码编解码器源码
2014-11-5 22:41 0 1061
[Allegro] altium如何导出pcb文件到allegro
2014-11-4 18:08 0 1407
[protel] 钻孔导出
2014-10-30 18:41 0 1303
IC ATE
2014-10-23 13:58 0 1186
[FPGA] testbench系统框图是顶层框图吗
2014-10-9 14:32 0 1498
IC
2014-10-7 14:27 0 1018
4节锂电池充电管理ic-HB6295
2014-9-24 10:16 0 1492
[PADS] Mentor Graphics PADS VX.0 Windows 1DVD
2014-9-23 16:17 0 3269
wince 2013 IMAX6
2014-9-21 11:27 0 1509
wince 2013 error
2014-9-21 11:25 0 1209
timequest中,input delay,set output delay 怎么设置
2014-9-17 13:46 0 1677
大规模集成电路在信息系统中的广泛应用
2014-9-11 10:52 0 1612
[Allegro] 找个BLE 4.0的layout 要懂天线的,
2014-9-4 15:11 0 1914
CSC8816GP的驱动代码谁有啊
2014-9-2 11:40 0 1045
[Allegro] licensing 问题 attach_img
2014-8-31 08:28 0 1242
[cadence] Proteus Design Suite v8.1 SP1 build 17358 1CD
2014-8-23 10:35 0 1769
[FPGA] EDA射频设计 Agilent.Genesys.v2014.04.Win64 1DVD
2014-8-23 10:34 0 1376
分享职业机会
2014-8-20 09:13 0 1321
[PADS] reuse显示灰色的,不能使用是什么原因啊
2014-8-20 07:34 0 1304
[Allegro] Allegro中正负片的概念及相关设置
2014-8-15 09:35 0 1461
[Allegro] Allegro模型添加与规则设置 attachment
2014-8-13 21:34 0 1279
[FPGA] 跨时钟传输数据,写侧数据是8个8位的,怎么让读16位,每次读2个,4次读完
2014-8-9 14:59 0 1176
[protel] 多通道(room)设计、出现sequence errors错误 attach_img
2014-8-8 16:56 0 3108
[multisim] 横坐标为HZ纵坐标为V,请问仿真结束后,要如何解读 attach_img
2014-8-5 15:01 0 1372
hx6001
2014-7-29 14:07 0 1355
hx1101
2014-7-29 14:05 0 1108
[Allegro] PCB 选择框不见了,求解 attach_img
2014-7-25 18:11 0 1373
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部