订阅

今日: 0|主题: 14267|帖子: 104578

跪求助!ep3c AS下载Error: Can't recognize silicon ID for device 1
2016-4-9 13:56 18 11727
[CPLD] 投票 usb2832这类的北京阿尔泰科技的CPLD数据采集卡用过吗 attachment
2016-4-9 09:42 1 981
[FPGA] Xilinx FPGA入门连载67:VGA概述 attach_img
2016-4-8 09:31 0 676
[verilog] Verilog语言的编写。
2016-4-6 22:07 0 1320
[FPGA] Xilinx FPGA入门连载66:基于UART收发的RTC读写 attach_img
2016-4-6 10:21 0 916
[FPGA] Xilinx FPGA入门连载65:基于UART发送的RTC读取 attach_img
2016-4-5 10:45 0 897
[Quartus] 怎样封装verilog程序?
2016-4-4 10:49 3 1285
[CPLD] 求助!CPLD控制TLC2543 新人帖
2016-4-1 21:10 3 1198
[FPGA] Xilinx FPGA入门连载64:基于数码管显示的RTC读取 attach_img
2016-4-1 17:45 0 977
[FPGA] cyclone IV的FPGA挂DDR2 IO/Vref 必须要接0.9V的Vref么?
2016-4-1 08:10 1 1994
[FPGA] Xilinx FPGA入门连载63:基于数码管显示的RTC读取之RTC芯片解析 attach_img
2016-3-31 19:00 0 1147
[FPGA] 普通信号上BUFG当复位和使能信号求助 attach_img
2016-3-31 13:41 2 2260
[FPGA] Virtex-6 BPI模式程序下载问题求助 新人帖
2016-3-30 21:14 1 976
[FPGA] XILINX Rapidio 使用探讨---我又回来了,不信整不明白这IPcore attach_img
2016-3-30 09:25 19 8851
[FPGA] 连载6-《锁相环技术原理及FPGA实现》-第4章全文 attachment
2016-3-30 09:17 11 1677
[verilog] 编译是出现的问题?
2016-3-29 19:24 6 1929
FPGA内部的块RAM如何实现大容量双口RAM
2016-3-29 16:47 3 2883
[FPGA] Altera sopc的pci ip核开发 新人帖 attach_img
2016-3-29 16:40 7 1589
在FPGA中为何要区分数字电和模拟电呢?
2016-3-29 16:26 1 691
[Quartus] [NIOS ii] run as hardware 时出错!求大神,求大神啊 新人帖 attach_img
2016-3-29 12:37 2 1068
[FPGA] EtherCAT、RGMII千兆网、光纤SFP、图像算法——2016第3说
2016-3-29 09:37 0 1051
[verilog] 各位好友大神帮忙写一写,谢谢。
2016-3-28 16:11 4 942
[FPGA] EtherCAT、RGMII千兆网、光纤SFP、图像算法——2016第1说 编辑推荐
2016-3-27 22:38 9 2886
[FPGA] 请问,如何对xilinx的virtex Ⅱ进行功耗分析?
2016-3-26 18:21 0 812
[FPGA] Cyclone IV开发板的PCIe硬核调试和驱动 新人帖
2016-3-26 18:14 6 1918
[CPLD] LCD12864显示驱动 新人帖
2016-3-26 11:03 0 981
[CPLD] 在FPGA基础上的神经元自适应PID控制器设计
2016-3-25 11:22 2 2882
[FPGA] 有没有做过Xilinx的FPGA动态烧写配置设计的?
2016-3-25 07:38 2 1586
[CPLD] 怎么采集脉冲的数量
2016-3-24 22:55 0 832
EP3C16Q240C8N 短路,求助!  ...2
2016-3-24 18:11 25 4820
[FPGA] V5 FPGA的GTP无法配置成CML
2016-3-24 16:29 0 1605
[FPGA] 一个FPGA扩展DDR3的实例应用代码 attach_img
2016-3-24 09:23 2 1866
[FPGA] Xilinx FPGA入门连载62:基于SRAM批量读写的UART bulk测试 attach_img
2016-3-23 09:37 0 645
数字格式转换
2016-3-23 00:17 2 915
[verilog] 错误怎么找啊?
2016-3-22 20:21 5 2207
[FPGA] ZYNQ PS端控制DDR读写
2016-3-22 19:59 2 2478
[FPGA] 一种VHDL写的反余弦查表方法
2016-3-22 11:11 0 1048
[FPGA] 请教AD9259的配置
2016-3-21 18:56 0 881
[FPGA] Xilinx FPGA入61:FPGA 片内ROM FIFO RAM联合实例之chipscope在线调试 attach_img
2016-3-21 11:45 0 820
[Quartus] 请教“quartus ii 14.1如何例化PLL
2016-3-21 08:51 1 1318
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

返回顶部 返回版块