FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14417|帖子: 104966

1 ... 97 98 99 100101102 103 104 ... 481 / 481 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[CPLD] 用USB BLASTER 的JTAG口给EPM7604烧录连接TDI TDO TMS TCK四根线... Blaster JTAG TMS 名字真难起 2018-7-16 14:01 0 1442
[CPLD] USB Blaster 接 EPM240 要接上或下拉电阻吗？ Blaster USB zhang..yb 2018-7-16 13:59 2 1737
[FPGA] Cadence 17.2 (仅供交流） CAD cadence ce 千岁寒 2018-7-13 16:47 0 2381
[Quartus] 有关FPGA的配置的问题 FPGA se pi 平漂流 2018-7-12 21:35 2 1452
[FPGA] 新手求助 XC3S1200E内核电压问题 S1200 内核核电 tongtong1220 2018-7-11 23:28 8 2079
vivado*版下载 Vivado vi AD 明德扬fpga 2018-7-11 14:47* 0 1714
[FPGA] FPGA就业及工资水平怎么样 FPGA PGA 前缀太长不好念 2018-7-11 14:34 4 3071
[FPGA] FPGA实现继电器的控制控制继电器 FPGA实现 Eric@ping 2018-7-11 14:33 3 2982
[FPGA] FPGA数据采集的话主要是看什么硬件指标呢？ FPGA PGA 数据采集 SsvepX 2018-7-11 11:43 2 1541
[FPGA] 想要学习一下A3P030 开发板 EASYFPGA FPGA 混子黄 2018-7-10 22:56 2 1674
[FPGA] 小型FPGA实现128KB采样率，有什么推荐的吗？ FPGA PGA FPGA实现 SsvepX 2018-7-10 15:09 0 964
modelsim下载 LSI model modelsim 明德扬fpga 2018-7-10 14:48 0 2055
[FPGA] 有关FPGA的项目设计 FPGA pga设计 FPGA设计明德扬科技 2018-7-10 09:34 12 1380
[CPLD] CPLD编写TFT控制遇到问题卡住工程不能完工，有尝求助，谢谢 TFT 控制 yenalin 2018-7-4 23:27 3 1347
SD卡利用verilog读取成功 SD卡 verilog 时钟 gongxiaosong 2018-7-4 20:25 11 10757
fpga《至简设计法》 FPGA 调试模板明德扬科技 2018-7-4 14:12 7 1183
新做的板子，上图 ...2 AC mb tc drentsi 2018-7-4 14:11 27 6395
[FPGA] FPGA的应用 FPGA 电路明德扬科技 2018-7-4 14:10 1 1081
一个基于FPGA的BitCoin挖矿机 FPGA 矿机 tc TOTO无烦忧 2018-7-4 14:07 14 20797
[FPGA] 承接FPGA项目 FPGA 硬件接口 andous 2018-7-4 14:02 10 3616
[VHDL] 求大神帮忙看看 se ADM DM 阿萨德亲亲 2018-7-4 13:56 5 1186
[FPGA] 仿真器连接不到设备仿真器芯片 des 吴学杰123 2018-7-3 16:25 0 1096
[FPGA] 特权同学全资料下载（包括电子书pdf） pd 电子书光盘 rousong1989 2018-6-26 14:28 1 6198
[CPLD] Diamond使用笔记 diamond AC ge TataJen 2018-6-26 10:33 10 4752
[FPGA] Modelsim 仿真报错 modelsim 仿真 395808310 2018-6-26 08:58 1 731
[FPGA] FPGA采集高频信号问题 FPGA 高频信号 cyclone manyou19 2018-6-24 16:54 4 2280
[FPGA] spartan6全局时钟信号想驱动内部非时钟逻辑引脚如何做？ spartan6 引脚时钟信号 voip.wang 2018-6-21 10:13 0 1159
[FPGA] xc6slx9的工程编译最后说slices不够用，可用数量怎么只有data... 编译 xc6slx9 ICE voip.wang 2018-6-20 13:56 2 2538
[FPGA] 怎样用Tcl添加一个Core Generator生成的IP Core到ISE工程中？ ip tcl se azzzztec 2018-6-18 23:01 1 1531
4组数据混在一起，如何分离开来 HDL verilog VHDL paulkiyt 2018-6-18 09:04 6 1520

1 ... 97 98 99 100101102 103 104 ... 481 / 481 页下一页

今日: 0|主题: 14417|帖子: 104966

快速发帖