FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14266|帖子: 104576

1 ... 94 95 96 979899 100 101 102 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[CPLD] CPLD 做ADC转换 ADC转换光敏 297229936 2016-9-1 17:28 10 2157
FPGA设计者的5项基本功 FPGA设计仿真 hdl语言嵌入式技术交流 2016-9-1 15:27 4 1255
[VHDL] 进位保留加法器怎样求和？？加法器 tastya 2016-9-1 09:45 1 1036
[FPGA] 例说FPGA连载26：AV视频采集子板设计 FPGA PGA 视频采集 rousong1989 2016-8-31 18:08 0 593
[FPGA] 求助，microblaze实用教材 MICROBLAZE XILINX 嵌入式一木随风 2016-8-31 11:52 0 885
[VHDL] 新手求教 HDL VHDL hd 诺空199308 2016-8-30 09:13 6 945
请教SPI FLASH flash wolfskin 2016-8-29 21:16 0 654
[FPGA] FPGA如何实现可编程 FPGA PGA 编程 clearlovecolor 2016-8-29 16:57 2 1091
[FPGA] fpga高手看过来 FPGA PGA utopiaworld 2016-8-29 15:29 0 746
[FPGA] 用PCI的IP做CPCI通讯板卡板卡通讯 feitianxiaozi 2016-8-29 10:18 2 861
[FPGA] 求助牛人——PFGA做锁相环信号相位 wanzhiwenli 2016-8-28 17:57 7 1312
[FPGA] 例说FPGA连载25：CMOS摄像头子板设计 cmos摄像头 FPGA rousong1989 2016-8-27 17:40 0 933
工作需要想买个FPGA开发板，黑金的怎么样？ FPGA PGA 开发板 qx19921014 2016-8-27 15:03 8 3452
[FPGA] FPGA UART写FIFO错误 FIFO FPGA UART sysuzhiyang 2016-8-27 11:22 1 1285
[FPGA] 关于ALTERA FPGA自动生成的FIFO的USEDW altera FIFO FPGA 小研究 2016-8-27 11:10 1 6051
[FPGA] 手册中的Number of LABs/CLBs是什么意思？ ABS Lab number 28182900 2016-8-26 19:52 1 2390
[FPGA] 33窗口生成模块，用于生成滤波的滑动窗口，得到窗口内的所有元素数据滤波滑动窗口 verilog 魔人布欧 2016-8-25 20:00* 2 1198
XILINX的IBERT测试问题求教 XILINX 通讯板卡 leech42 2016-8-25 11:15 4 5957
[FPGA] 例说FPGA连载24：FX2（USB 2.0）外设子板设计 USB FPGA FIFO rousong1989 2016-8-24 17:10 0 871
[verilog] 语法迷点语法 Agl123 2016-8-24 15:01 2 904
[FPGA] 每当 dis_data有变化就产生一个高脉冲该怎么写啊脉冲 start ST 28182900 2016-8-24 12:07 6 994
[FPGA] 例说FPGA连载23：UARTUSB外设子板设计 FPGA PGA UART rousong1989 2016-8-23 17:03 0 703
[FPGA] 手册中的Number of LABs/CLBs是什么意思？ ABS Lab number 28182900 2016-8-23 07:07 0 1275
[CPLD] 我在以前的代码基础上，又加入部分的代码，逻辑单元使用量竟然减少了，求告知代码 altera verilo 郭一 2016-8-22 09:25 2 936
Lattice isplever中怎么设置才能让综合时不把逻辑门优化掉？ isplever lattice 仿真 bzy812 2016-8-21 09:33 12 2955
[FPGA] 例说FPGA连载22：ADDA外设子板设计 ADDA FPGA PGA rousong1989 2016-8-20 22:38 1 993
[FPGA] 例说FPGA连载21：扩展外设子板设计 FPGA PGA rousong1989 2016-8-19 16:14 0 674
[FPGA] 精度问题。如果选择晶振？晶振精度 hz 天工的后代 2016-8-19 15:57 3 1236
[Quartus] quartus 15版本的IP核的问题 ip核 DDR qqfishboy 2016-8-17 22:23 0 1794
[FPGA] ZYNQ7000 AXI总线的MIG能跑到多高的吞吐量 zynq7000 总线 DDR g47603690 2016-8-17 19:15 0 1856
二维变量怎样综合成blockram？ ck 器件 tmkdfan 2016-8-17 10:38 3 927
Verilog内置门元件元件 verilog se pjzmj2012 2016-8-16 15:27 2 1031
[FPGA] hello fpga FPGA hello PGA 小田鼠555 2016-8-16 14:08 1 1094
[FPGA] 关于按键消抖的问题。 ST RS ge 28182900 2016-8-15 21:18 4 1279
[FPGA] 例说FPGA连载20：NAND Flash电路与扩展电路设计 flash FPGA NAND rousong1989 2016-8-15 17:09 0 747
[FPGA] 在深圳招个会玩FPGA视频算法的兄弟 FPGA PGA COM deghdnui 2016-8-15 17:04 1 779
[CPLD] GAL16V8，现在还有人用吗？编程电路芯片 hualiming025 2016-8-15 11:40 19 10535
[CPLD] cpld 做两路串口的切换串口 code 297229936 2016-8-15 10:52 11 1703
[FPGA] 特权同学的新书出来啦 FPGA PGA china bjtigeryu 2016-8-15 09:12 2 1086
input和reg寄存器连接的问题 Input LED 28182900 2016-8-15 08:54 3 1091