FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14237|帖子: 104449 收藏 (180)

1 ... 91 92 93 949596 97 98 99 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 例说FPGA连载43：DDR控制器集成与读写测试之DDR2引脚电平设... FPGA 引脚读写 rousong1989 2016-11-3 17:53 0 740
[FPGA] 例说FPGA连载42：DDR控制器集成与读写测试之DDR2 IP核接口时序 FPGA ip核读写 rousong1989 2016-11-3 17:14 0 815
FPGA + 2片DDR3的设计及走线问题 FPGA DDR3 芯片 jsaw 2016-11-3 10:37 2 1696
[FPGA] 请教Cyclone IV的命令规则 cyclone ce mcuatmel 2016-11-2 16:16 1 741
[FPGA] fpga做spi从机接收模块 FPGA 接收模块阿甘童鞋 2016-11-1 16:46 4 1644
[FPGA] ISE uart_baud_gen.v Gen UART se 281110040 2016-11-1 10:49 0 602
[FPGA] 有没有FPGA做加密的{:smile:} FPGA PGA 加密 zhizu 2016-11-1 10:36 3 758
[FPGA] rapidio接口定义 RapidIO io接口 XILINX 281110040 2016-11-1 09:56 1 1193
[CPLD] 关于ALTERA CPLD MAX3000A EPM3064ATC44-10的功耗 altera tc buqibushe 2016-10-31 20:59 0 1165
[VHDL] testbench的编写 testbench 编写 HDL 宝挖小子 2016-10-31 10:04 4 1061
[FPGA] 如何实现实现Verilog实现的硬件逻辑与soc联合开发 SOC verilog 硬件 muzili314 2016-10-30 16:49 2 841
[FPGA] 求助各位大神，仿真一个200分频时钟，不知为何产生结果... 仿真时钟 FPGA jinzhuzhechixp 2016-10-28 13:55 4 872
[FPGA] 这个找不到相关文档 altera LTE 内存 18971591125 2016-10-28 13:45 0 624
[FPGA] 例说FPGA连载41：DDR控制器集成与读写测试之DDR2 IP核接口描述 FPGA ip核接口 rousong1989 2016-10-27 16:12 0 1128
[FPGA] 请教ALTERA的FPGA什么时候开始使用6输入LUT？ altera FPGA ce zqsteve 2016-10-26 11:10 0 840
Verilog调用vhdl代码，参数传不进去！！！ verilog VHDL HDL代码 robotouch 2016-10-25 22:04 3 1522
[VHDL] 不明白老板为啥不让用variable，一个进程只许一个赋值语句进程 Variable SIGNAL biewenwoaaaa 2016-10-25 22:02 5 1611
[CPLD] 利用Lattice的CPLD实现电平转换 lattice 电平转换 ljrjunrong 2016-10-25 14:26 7 3128
[CPLD] 求教关于CPLD IO口对电压识别的问题电压 IO hanfengxn 2016-10-24 22:18 1 996
[FPGA] altera FPGA max10 内置的adc怎么用啊？！！?说明书没用啊 ADC altera FPGA @心疼你的心疼@ 2016-10-24 16:23 0 1717
[FPGA] 研发设计就是人生阅历 ic 手机以太网 feihufuture 2016-10-23 13:19 4 1491
请帮忙分析NIOS的串口DMA接收不正常原因 NIOS 串口DMA BUG xinge3721 2016-10-20 11:14 0 843
[FPGA] FPGA某个引脚输出电压为1.66V，不是3.3V FPGA 引脚输出电压 meng219902 2016-10-19 20:00 8 2154
[FPGA] 例说FPGA连载40：DDR控制器集成与读写测试之DDR2控制器IP配置 FPGA 读写集成 rousong1989 2016-10-19 18:14 0 995
[FPGA] 善用Vivado工程配置文件xpr快速工程创建 Vivado AC 器件 rousong1989 2016-10-19 17:40 0 1233
[FPGA] 急求！9054进入不了BIOS bios 板卡电脑 lionelmessi 2016-10-18 23:26 0 832
[Quartus] device family Device Family AC shoestring 2016-10-18 21:05 0 879
[FPGA] 菜鸟第一次用FPGA，请教各位前辈几个基本的问题，急急急~ FPGA 仿真器芯片 yycpy19 2016-10-18 16:32 2 1131
怎样检测最后一个脉冲脉冲 AC ST yuzhexian 2016-10-16 11:56 11 1246
modelsim新版本是多少？ LSI model modelsim 玄德 2016-10-15 11:37 0 1417
[Quartus] 有人知道这是为什么吗？ UART 魔人布欧 2016-10-15 11:33 1 1125
[FPGA] 例说FPGA连39：DDR控制器集成与读写测试之FPGA片内RAM设置与.. FPGA 读写 rousong1989 2016-10-14 17:46 0 920
[FPGA] FPGA有什么好的进阶教程 FPGA verilog 编程编程好烦 2016-10-14 16:46 0 822
[FPGA] vivado中net的conflict和unrouted有什么不同？ ICT NET route laihama 2016-10-13 15:04 0 1366
关于DM9000CEP问题 DM9000 ce pi 黑夜的星光 2016-10-12 17:43 11 1802
[FPGA] 例说FPGA连载38：DDR控制器集成与读写测试之FPGA片内RAM概述 FPGA 读写 rousong1989 2016-10-12 17:02 0 787
[verilog] 求解释SPI代码，有几点不明白代码 contro cyberbill 2016-10-12 11:11 4 3703
[FPGA] 请问这两句话是如何实现移位的。移位 LED 28182900 2016-10-11 23:01 5 1498
[FPGA] 使用FPGA时钟展频技术搞定RE测试 FPGA 时钟 AC rousong1989 2016-10-11 17:16 0 977
[FPGA] Altera FPGA Fifo使用遇问题 altera FIFO FPGA mcuatmel 2016-10-11 11:34 2 959