收藏本版 |订阅

今日: 1|主题: 14373|帖子: 104883

[verilog] FSM問題請教 新人帖
2016-12-1 17:49 0 1037
[FPGA] 例说FPGA连载54:NAND Flash实例之Avalon-ST总线 attach_img
2016-12-1 17:11 0 991
请教一个 ALTERA NIOS 定制指令的问题
2016-12-1 15:36 0 826
[modelsim] modelsim仿真错误的问题 新人帖
2016-11-30 15:22 3 4134
[modelsim] 最简单的modelsim问题 新人帖
2016-11-30 15:18 1 1159
需要一款FLASH开发板,求推荐 新人帖
2016-11-30 15:16 2 831
[modelsim] 请问能不能从excel里导入输入呀? 新人帖
2016-11-30 10:27 2 1470
LATTICE 外部烧写问题,大神帮忙看下,急急!!
2016-11-29 08:54 4 1433
[verilog] 常用的RTL级建模
2016-11-28 22:07 0 1431
[verilog] uart与iic相互通信
2016-11-28 12:19 1 1027
简单问题:FPGA设计输出一个1KHz的方波方法?
2016-11-27 11:22 2 2192
[FPGA] 基于Xilinx MIS IP的DDR3读写User Interface解析 attach_img
2016-11-26 17:26 1 1632
[FPGA] 谁用过altera 的sdi ip 核吗 新人帖
2016-11-25 10:46 0 1328
[verilog] 38译码器源代码分析
2016-11-24 21:37 0 1478
[FPGA] 关于FPGA IO兼容5V电压输入的CLAMP DIODE开启问题
2016-11-24 20:34 1 2025
[modelsim] modelsim安装时 找不到文件mgls.dll 新人帖
2016-11-24 18:49 1 8893
[FPGA] 下面的NCverilog tcl脚本内容求大神帮忙解释一下
2016-11-24 11:55 0 1540
[verilog] 三人表决器的设计实现 attach_img
2016-11-23 20:50 0 3293
FPGA 时序分析(一) attachment agree  ...2
2016-11-23 13:38 31 6505
always语句内两个case语句的执行顺序
2016-11-22 16:41 1 1701
FPGA 刚刚学习,不是很懂,AS和JTAG下载模式有什么区别? attach_img
2016-11-22 16:13 6 2428
[FPGA] 例说FPGA连载50:NAND Flash实例之功能概述 attach_img
2016-11-21 17:25 0 873
[FPGA] 降低PBGA失效的方法 
2016-11-21 10:24 0 720
[FPGA] k7 325t 与dsp6678 srio 调试 新人帖
2016-11-20 21:58 9 7373
[Quartus] Quartus ii 13.0 安装**完成,但是没有Device 新人帖 reward1.00
2016-11-20 16:04 1 3902
reg输出和wire输出区别? attach_img
2016-11-20 11:11 4 1651
[FPGA] FPGA+USB3.0+LVDS高速传输方案 attach_img
2016-11-20 10:57 3 3344
USB-FPGA-SRAM-DAC-PWM工业运动控制卡,欢迎评价 attach_img
2016-11-19 22:43 7 1964
[FPGA] 例说FPGA连载49:Qsys系统搭建与软件开发之板级调试 attach_img
2016-11-18 17:00 0 717
[FPGA] 这个警告怎么解决?
2016-11-18 15:50 0 1476
例说FPGA连载48:Qsys系统搭建与软件开发之软件工程运行调... attach_img
2016-11-17 16:52 0 753
[FPGA] 例说FPGA连载46:Qsys系统搭建与软件开发之功能概述 attach_img
2016-11-17 13:40 1 1148
[FPGA] assign 与always@(*)的区别和联系 新人帖 attach_img
2016-11-17 11:33 0 1668
XST和synplify综合出的结果完全不一致
2016-11-16 22:32 6 1431
[FPGA] xilinx的 fifo 新人帖
2016-11-16 21:15 0 758
[VHDL] 2块板子通信,如何使时钟同步【求助】
2016-11-16 19:58 14 3389
[FPGA] xps生成网表成功,但是不能生成比特流,也没有报错
2016-11-16 15:59 0 805
[FPGA] SM3算法FPGA的实现 attach_img
2016-11-15 21:19 1 1091
[FPGA] FPGA选型 attach_img
2016-11-15 15:54 2 874
[FPGA] 例说FPGA连载47:Qsys系统搭建与软件开发之导入软件工程 attach_img
2016-11-14 16:39 0 818
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部