订阅

今日: 2 |主题: 14269|帖子: 104580

[CPLD] 基于FPGA的行间转移面阵CCD驱动电路设计
2015-11-27 10:56 4 2731
[verilog] verilog学习小结之(一)移位操作 新人帖
2015-11-26 20:20 0 4328
[Quartus] 关于altera ip 核不能仿真的问题 新人帖
2015-11-26 20:17 2 1755
xilinFPGA求助 关于时钟管脚问题 新人帖
2015-11-26 17:03 2 586
[FPGA] Testbench的编写 attachment
2015-11-26 09:23 0 984
[FPGA] Xilinx FPGA入门连载28:基于Chipscope的超声波测距调试之Chipsco... attach_img
2015-11-25 12:34 0 854
QUARTUS II 11.0 在WIN7 X64 装不上
2015-11-24 10:55 5 2040
关于LCD屏的驱动方式的优缺点
2015-11-24 09:29 0 679
有用过compact RIO的吗 fpga小白向大家请教
2015-11-23 17:19 2 2211
[FPGA] Xilinx FPGA入门27:基于Chipscope的超声波测距调试之功能简介 attach_img
2015-11-23 11:02 0 898
[verilog] 有谁知道这个怎么改写。
2015-11-22 10:06 2 1640
[FPGA] Xilinx和IBM宣布战略合作携手加速数据中心应用
2015-11-21 19:30 2 1002
[FPGA] 这个小程序的有几条语句是什么意思
2015-11-21 17:06 0 1763
[FPGA] 项目三:FPGA网络远程工控卡+8位DA+24位AD+开关量 attach_img
2015-11-21 11:15 8 1593
[VHDL] VHDL中“or”和“|”区别
2015-11-20 11:47 2 3758
[FPGA] Xilinx FPGA入门连载26:数码管驱动实例 attach_img
2015-11-20 10:58 0 709
lattice 器件&开发环境
2015-11-19 17:55 7 6266
[FPGA] 电路原理图 attach_img
2015-11-19 15:03 15 1871
[modelsim] modelsim调用不到端口是什么原因 attach_img
2015-11-19 14:14 0 1444
ISE14.4跑过的程序在14.6上跑综合不过 新人帖
2015-11-18 17:29 0 431
[VHDL] 新手求助VHDL写了个流水灯想用modelsim看到中间变量的波形 新人帖 attach_img
2015-11-18 16:59 4 3636
[FPGA] Xilinx FPGA入门连载25:PLL实例之模块化设计 attach_img
2015-11-18 12:05 0 973
[FPGA] 谁来讲讲位置约束,有现金奖励 reward1.00
2015-11-17 10:59 2 1280
cyclone IV pcie 开发 ,求指导!!!
2015-11-16 17:34 10 2509
Xilinx FPGA入门连载24:PLL实例之基本配置 attach_img
2015-11-16 11:07 1 1040
[Quartus] 求助大神 看一下程序 新人帖
2015-11-15 16:34 2 1201
[CPLD] 能用altera的cpld对30hz的输入20倍频吗,应选哪款cpld?
2015-11-15 08:53 5 1491
[FPGA] 有没有人能带我学SOC啊 新人帖
2015-11-14 16:31 3 812
[CPLD] 资源消耗大,怎么优化?
2015-11-13 14:07 0 855
[FPGA] xilinx与altera逻辑单元对比 新人帖
2015-11-12 16:16 2 1835
[FPGA] xlinx sdram 新人帖
2015-11-12 15:10 1 825
[modelsim] 怎么让modelsim对xilinx原语模块进行仿真?
2015-11-12 14:16 7 5282
[verilog] Verilog 代码,问题出在哪,小白求助,在线等 attach_img
2015-11-11 21:36 6 1327
推荐一款XILINX FPGA的开发板
2015-11-11 19:04 4 1235
[FPGA] AD采集中数字信号的判决恢复 新人帖
2015-11-11 18:36 0 1009
[FPGA] microblaze如何添加单总线接口? attach_img
2015-11-11 14:41 0 663
求组:bootloader读不到srec映像信息
2015-11-11 09:39 10 4873
[FPGA] Xilinx FPGA入门连载23:PLL实例之功能简介 attach_img
2015-11-10 08:20 0 913
[CPLD] 求助:程序仿真正常但实际工作不正常 新人帖
2015-11-9 16:23 2 977
[FPGA] 请教,FPGA中提示 has multiple drivers due to the non-tri-state driver
2015-11-8 21:51 2 7408
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

返回顶部 返回版块