收藏本版 |订阅

今日: 0|主题: 14417|帖子: 104966

[FPGA] 勇敢的芯伴你玩转Altera FPGA连载19:4X4矩阵按键电路 attach_img
2017-11-3 19:00 0 1044
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载18:RTC接口电路 attach_img
2017-11-2 20:15 0 954
[FPGA] Xilinx中如何把一个输入1-4MHZ的信号,倍频4倍呢?
2017-11-1 23:16 4 2793
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载17:UART接口电路 attach_img
2017-10-28 20:09 0 1016
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载15:SRAM接口电路 attach_img agree
2017-10-26 10:12 1 1206
[VHDL] 玩转VHDL012-反跳处理(俗称消抖)
2017-10-25 18:19 0 1813
ISE RTL Schematic 中输入输出端口被VCC连接 attach_img
2017-10-25 14:23 0 1093
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载14:FPGA下载配置电路 attach_img
2017-10-24 21:33 0 1338
[FPGA] 新手学习FPGA(2)---串口的使用 attach_img
2017-10-24 17:49 3 1118
[FPGA] FIFO内部动过的时序问题?
2017-10-24 09:13 4 1161
[VHDL] 玩转VHDL011-同步系统设计准则(时钟问题续)
2017-10-23 15:54 1 1424
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载9:板级电路整体架构 attach_img
2017-10-21 12:52 1 1169
[FPGA] 新手学习FPGA(1)---DDR测试 attach_img
2017-10-21 12:07 2 1863
[FPGA] OK了
2017-10-19 22:08 5 2004
FPGA逻辑设计 FPGA开发 FPGA设计 FPGA设计开发 FPGA电路设计
2017-10-19 13:23 0 941
请大家帮忙推荐一款成本低的CPLD或FPGA,兄弟先谢过!
2017-10-19 11:09 5 2307
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载11:关于FPGA器件的时钟 attach_img
2017-10-18 21:48 0 1205
[FPGA] 今天开始学习vivado软件
2017-10-18 17:56 13 2869
DDR2 突发读写遇到问题。 attachment
2017-10-18 15:29 15 4481
[VHDL] 玩转VHDL010-时钟问题 attach_img
2017-10-18 15:19 0 1715
quartus13.1 关联 notepad++后的问题请教
2017-10-18 13:38 1 1434
[FPGA] cyclone4的JTAG口的问题 attach_img
2017-10-18 11:26 0 1198
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载10:电源电路 attach_img
2017-10-18 09:28 1 2027
关于warning 1109的解决办法求答!!! attach_img
2017-10-18 08:46 2 1598
[VHDL] 玩转VHDL009-异步串口UART
2017-10-16 17:33 1 1786
[Quartus] Quartus Prime Standard Edition 17.0
2017-10-15 18:44 0 1442
电子类专业大学生在校学习忠告
2017-10-14 19:24 15 4572
[FPGA] PCIE的核A家还是X家的好
2017-10-14 18:35 1 1715
[FPGA] 88E1111的RX_CLK没有输出的问题
2017-10-14 18:32 8 4235
[FPGA] 关于ZYNQ的时钟问题 新人帖
2017-10-14 18:31 1 4154
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部