收藏本版 |订阅

今日: 0|主题: 14417|帖子: 104966

[FPGA] 提供vivado 2015.4上jesd204b v6.2的lic激活文件
2017-9-19 21:26 0 2213
[VHDL] 玩转VHDL-003分频 attach_img
2017-9-18 16:09 0 1036
国内做FPGA开发板的有哪几家?
2017-9-18 15:33 0 1414
[VHDL] 玩转VHDL-001编程规范 attach_img
2017-9-18 14:33 3 1626
[FPGA] 有没有做过卡尔曼滤波器FPGA实现的?
2017-9-18 11:23 4 2570
[VHDL] 玩转VHDL-000序
2017-9-18 10:00 0 1294
[FPGA] 怎么判断一种算法适不适合用FPGA实现
2017-9-16 20:48 7 2831
[FPGA] Vivado2015.4 srio gen2 V4.0的lic激活文件 新人帖
2017-9-16 20:44 0 1148
[verilog] 跑马灯 新人帖
2017-9-16 10:40 1 1098
FMC接口 attach_img
2017-9-14 11:15 15 9266
[Quartus] 新手问题急求大神解答 新人帖
2017-9-12 19:47 6 1287
[Quartus] 求解!!win10的pin管脚设置打开就崩溃 新人帖
2017-9-12 19:44 1 1758
[Quartus] Qsys中如何添加片外SRAM模块?
2017-9-12 10:36 2 1904
[FPGA] 特权同学AT7 Xilinx USB3.0+LVDS+ FPGA开发板介绍 attach_img
2017-9-9 21:52 6 3453
[FPGA] 从零开始设计一个简单的CPU和计算机,证明是可行的! attach_img
2017-9-9 14:13 11 2753
[VHDL] 一个语法问题 新人帖 attach_img
2017-9-8 14:34 6 1373
[FPGA] CYCLONE II 配置时IO电平可以更改吗
2017-9-7 11:31 1 1372
[FPGA] EPCS4下载固件失败,现象很奇怪
2017-9-6 16:43 2 1378
FPGA HDMI输入分辨率问题
2017-9-6 11:57 1 1889
[CPLD] quartus开发老片子MAX7000 代码综合完成 但pin planner后报错 attach_img
2017-9-6 11:48 5 2004
[FPGA] 生成Qsys系统之后,没有reset输入口? attach_img
2017-9-6 10:47 0 1088
[FPGA] 请问FPGA怎么实现灰度积分投影 新人帖
2017-9-4 10:42 0 883
[FPGA] 如何快速学习FPGA 新人帖
2017-9-2 10:49 2 1056
ISE iMPACT出现iMPACT:923 - Can not find cable, check cable setup attach_img
2017-8-31 20:53 1 3365
microblaze 中断求助
2017-8-31 13:28 0 1385
[FPGA] FPGA配套的AD板接头问题
2017-8-30 14:36 0 873
Virtex6 与7系列DDR3管脚分配时的区别
2017-8-29 22:25 3 2202
好用的TFT LCD 控制器源代码(altera_avalon_lcd_controller) UCGUI代码 attach_img
2017-8-28 09:09 2 1873
[modelsim] [求助]新手学习modelsim仿真后一直处于如下界面 新人帖 attach_img
2017-8-28 09:08 4 1752
[FPGA] Actel LVDS通信
2017-8-27 16:32 0 839
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部