订阅

今日: 0|主题: 14272|帖子: 104586

[verilog] 熟悉ADS8364/65这款芯片的看过来
2015-10-12 20:38 0 1018
怎样在2个脉冲的中间产生一个脉冲 attach_img
2015-10-12 19:28 3 1262
[FPGA] 求助:FPGA和68013的通信问题 新人帖
2015-10-12 13:42 3 838
[verilog] 能否用VERILOG写TB去测试VHDL的代码?
2015-10-10 22:00 4 1281
[modelsim] Error: Failed to start simulation kernel,modelsim这个错误怎么解决 新人帖
2015-10-10 21:43 0 1918
数码管位选在modelsim中无法变化!!! attach_img
2015-10-10 21:14 0 994
Xilinx SERDES调试方法 agree
2015-10-10 19:13 9 2405
CYCLONE IV pcie x4实际数据传输速度如何提高?
2015-10-10 11:56 2 1634
[Quartus] 菜鸟求助 新人帖
2015-10-10 09:38 1 736
100PIN的最便宜的CPLD是什么型号和价格?
2015-10-9 22:37 9 3071
求助:pcie核综合报错
2015-10-9 15:12 6 2461
谁有PCIE的例程
2015-10-9 14:52 1 1098
[FPGA] Xilinx FPGA入门连载11:PWM蜂鸣器驱动之功能概述 attach_img
2015-10-9 12:50 0 793
[FPGA] 怎么样去选择开发板的好坏? 新人帖
2015-10-8 12:20 4 1164
怎么用FPGA做一个RFID高频原理机 新人帖
2015-10-7 23:30 0 552
[FPGA] 小菜疑问
2015-10-7 16:44 3 1350
[FPGA] modelsim能做纯组合电路的仿真吗? 新人帖
2015-10-7 09:05 4 2086
[FPGA] 控制板开发 新人帖
2015-10-6 19:24 2 678
[FPGA] 学习FPGA的视频 新人帖
2015-10-6 14:00 2 1121
altera c5 gx lvds
2015-10-6 13:11 0 833
[FPGA] 基于FPGA的正弦脉宽调制波设计(一) attachment
2015-10-4 17:08 7 2166
请问modelsim里的条件断点怎么用 attachment
2015-10-3 09:27 11 5175
[verilog] EPM570上实现的并行总线数据收发,遇到的奇怪问题,求助! 新人帖 attachment
2015-9-30 11:59 5 1389
[CPLD] 这颗EPM570生产日期是什么时候? attach_img
2015-9-28 21:48 3 1213
[FPGA] k7与6678 调试srio
2015-9-28 21:48 1 1505
一段VHDL程序,仿真正确,下载后不正确 attach_img
2015-9-28 21:28 7 1667
[Quartus] 应用在PCIe attachment
2015-9-28 16:37 8 2964
VHDL 变量variable的相减
2015-9-27 22:56 0 777
SPartan-6 JTAG 总是program failed attach_img
2015-9-27 10:30 3 3624
[FPGA] Xilinx FPGA入门连载10:Modelsim仿真验证 attach_img
2015-9-25 11:36 0 995
[FPGA] 我移植了一个SD卡的驱动,结果提示资源不够了
2015-9-25 11:19 1 1055
[VHDL] 举例说明VHDL中关于变量和信号的赋值、if语句的描述方法 attach_img agree
2015-9-25 09:16 14 5878
[FPGA] 求教VHDL 给端口赋值报错的问题 新人帖
2015-9-24 16:58 3 2013
[FPGA] Xilinx FPGA入门连载9:Verilog语法检查 attach_img
2015-9-23 11:44 0 954
Zynq 7000关于片内XADC数据DMA采集,西安工程师可以联系我 新人帖
2015-9-22 17:31 0 703
[FPGA] 新手求救,麻烦来个大神帮我看看RAM的读写 attach_img
2015-9-22 10:04 1 813
[FPGA] 关于xilinx FPGA Virtex6内RapidIO核的问题
2015-9-22 09:21 2 2314
[FPGA] Xilinx FPGA入门连载8:Verilog源码文件创建与编辑 attach_img
2015-9-21 10:19 0 1182
[FPGA] DDR2控制器仿真如何修改测试文件 新人帖
2015-9-21 09:53 2 1144
综合的时候报错,没办法解救
2015-9-20 20:37 9 8930
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

返回顶部 返回版块