FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14266|帖子: 104574 收藏 (180)

1 ... 59 60 61 626364 65 66 67 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


NIOS II BSP directory does not exist问题 BSP directory NIOS w1a2n3g4 2019-7-22 08:45 1 1257
[Quartus] Xilinx Spartan-6 开发板及原理图（转贴） ...2 XILINX 原理图开发板年轻不再 2019-7-19 11:40 33 10682
求XC6SLX150原理图原理图 fangxiaowei 2019-7-18 16:59 13 5716
LX9通过Master SPI 方式配置数据遇到问题 ...2 Master protect andy_mqy 2019-7-17 12:01 21 8751 1
[FPGA] GW1N系列国产fpga芯片数据设计原理使用手册 FPGA芯片 AC lattice001 2019-7-16 22:55 1 1144
哪位有ANSI/VITA 57.1-2010标准？ ANSI vi AN azzzztec 2019-7-15 19:36 1 3542 1
[FPGA] DK-START-GW1N4fpga开发板用户手册 FPGA开发板 start AC lattice001 2019-7-15 09:18 2 817
[FPGA] 在用赛灵思的FPGA，现在手头案子需要搭载一个SRAM，什么好的推荐？ FPGA PGA QQXZ 2019-7-14 21:20 12 2266 1
[FPGA] Xilinx做的一块开发板 XILINX 开发板 altera 18971591125 2019-7-14 15:26 2 846 1
[FPGA] Panda侃技术，聊一聊国产FPGA Panda FPGA ic haoxingheng 2019-7-13 23:49 1 1841 1
[FPGA] JTAG JTAG 接地 ce lanzhi112 2019-7-12 08:09 2 635
[FPGA] Linux_GUI加速(1)_GUI系统概述 GUI 硬件 nick胡2 2019-7-10 11:55 6 1119
SDRAM和FLAH应该怎么选择 SDRAM flash FPGA katherinefff 2019-7-10 11:33 2 1148
[FPGA] 有人会设计K7 420T的板子吗？可以有偿外包硬件芯片 twinkly 2019-7-9 16:45 10 1628
AD9642与altera FPGA的时序处理 altera FPGA 时序 dpf_eei 2019-7-8 09:45 3 1208
[Quartus] 有关QuartusII软件的一个问题软件 USB 幽白 2019-7-3 08:53 7 1216
ZYNQ的新板子，过年期间画的，留着以后用 zynq AC 网络 feihufuture 2019-7-2 23:43 15 2892
ZYNQ AXI-DMA DMA zynq App zhangmangui 2019-7-2 23:18 7 1840
[FPGA] FPGA 复位 FPGA STM STM32 lanzhi112 2019-7-1 23:02 8 972
[Quartus] 求助 Quartus II 9.1 安装包 UART cyclone springvirus 2019-6-29 09:10 3 1541
[FPGA] 例说FPGA97：基于HDMI的AV采集显示之hdmi_controller.v模块代码... Controller FPGA HDMI rousong1989 2019-6-27 12:31 2 1749
[FPGA] 用FPGA设计的简易数字计频器 FPGA设计信号数码懵涵 2019-6-25 23:14 1 715
[FPGA] 基于fpga的 cameralink信号转光信号问题 FPGA CameraLink 光信号 ssnper3 2019-6-25 17:56 8 1453
Spartan-6 系列芯片问题请教 Spartan-6 flash yichunshan 2019-6-24 23:13 5 1428
[Quartus] 请教在quartusII中的实例引用ALT_IOBUF这个symbol指的是三态门吗 symbol IO wangjia1435 2019-6-19 11:45 1 4934
[verilog] vivado进行simulation时停在一个时间点 Vivado simulation SIGNAL yq327115059 2019-6-18 07:48 2 2096
[verilog] 用uart串口发送16位数据总是不对，调了一天了，求大佬帮助串口发送 UART ge zaryleik 2019-6-17 22:38 2 1758
[modelsim] ModelSim看波形的时候突然被中断了 modelsim AC AD FPGA009 2019-6-17 10:22 3 2651 1
VHDL 两个时钟问题 VHDL 时钟 ce weicheichei 2019-6-16 00:02 3 1075
请问这是verilog的什么语法 verilog AC Output ahhhhh 2019-6-15 22:13 4 1013
使用ML605板子官方的例子，DDR3初始化不成功，有偿请求帮助 DDR DDR3 ml605 cll 2019-6-15 21:40 15 1784
FPGA使用100M时钟驱动IO口 FPGA 时钟驱动 IO ahhhhh 2019-6-15 17:50 9 1727
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载65：数码管驱动实例 altera FPGA 数码管驱动 rousong1989 2019-6-12 10:31 1 1575
基于STM32和FPGA的多轴运动控制器的设计 FPGA STM32 多轴运动控制器 xlhtracy 2019-6-12 09:18 9 4547
[CPLD] xilinx microblaze 移植linux ...2 3 4 MICROBLAZE XILINX daicheng0 2019-6-11 10:50 65 13727
[FPGA] 求助大家帮忙看一下为什么没有输出波形输出波形 DDS 代码 iamkunkun 2019-6-6 09:37 2 1097
[verilog] 谁能帮忙设计基于K7 fpga的 FPGA 开发板 FPGA PGA 开发板 ipex 2019-6-5 10:41 7 1811
[FPGA] 特权同学海量fpga资料分享 FPGA FPGA开发开发套件 rousong1989 2019-6-4 15:09 5 3529 2
[FPGA] CORDIC FPGA ip核 lanzhi112 2019-6-4 14:17 3 1335
[FPGA] 求助：vivado下用ILA调试PL端逻辑问题调试 Vivado se swiss 2019-6-2 15:34 8 17168 1