今日: 0|主题: 14230|帖子: 104415 收藏 (179)
LVDS 33 LVDS 25 LVDS 18到底能不能直连
2019-3-12 23:47 10 26288
[FPGA] Artix-7板子来咯(资料更新中) attach_img  ...2
2019-3-11 15:11 34 8377
[CPLD] MCS-51与FPGA/CPLD总线接口逻辑设计
2019-3-11 12:36 2 2224
[FPGA] artix-7的芯片封装和图纸 attach_img
2019-3-9 11:46 9 1653
[FPGA] 求助:Actel ProASIC3 型号为A3P250 VQG100下载程序失败 attach_img
2019-3-8 15:22 4 1564
[FPGA] xilinx的图纸AC701_REV_2_0.dproj是什么格式? attach_img
2019-3-8 15:19 4 1802
[FPGA] vivado 时序违规问题,有没有人遇到 attach_img
2019-3-8 15:16 8 1668
EPM240、EPM570将要停产?
2019-3-5 17:21 1 3744
XilinxISE9.1使用全流程中文书.zip attachment
2019-3-5 10:30 15 3448
[FPGA] 基于FPGA的LVDT的实现方案 新人帖
2019-3-5 10:18 4 1017
[FPGA] FPGA硬件平台积累,慢慢长路,跪求ARTIX-7芯片
2019-3-4 15:42 3 1574
[FPGA] 智能工业相机系列——低中高档 attach_img
2019-3-4 13:34 8 1491
[FPGA] k7 gtx 硬件调试问题请教
2019-3-2 13:58 2 2035
DDR3读写仿真时报溢出错,请大家帮忙看看是什么原因 attach_img
2019-2-28 15:33 2 990
[FPGA] ZYNQ-7000系列器件在红外图像系统中的应用实例 attach_img
2019-2-27 11:46 11 2558
[CPLD] 可替代EPM570T144C5型号是什么型号的?
2019-2-21 16:19 7 2194
[FPGA] 连载-《锁相环技术原理及FPGA实现》-目录
2019-2-21 14:44 1 3148
[FPGA] 信号发生器和DA转换-明德扬至简设计与应用FPGA attach_img
2019-2-15 16:07 1 1360
[FPGA] K7 325T 4DDR3 64*1600Mbps PCB打样回来了 持续更新 attach_img  ...2
2019-2-11 23:40 34 6231
[FPGA] Altera 的Fpga(ep4ce15e22c8n)焊好后JTAG检测不到芯片,急!!! attach_img
2019-2-11 23:06 4 2478
[verilog] 求助一下,k聚类算法 新人帖
2019-2-4 12:03 4 1200
Cyclone V的板子无法从SPI Flash起机
2019-2-1 01:09 6 2419
[VHDL] 玩转VHDL-004除法器-附函数解读 attachment
2019-1-31 22:52 3 2574
[FPGA] Xilinx Zynq UltraScale+ MPSoC应用专栏系列连载[第一篇]写在前面 attach_img
2019-1-26 17:38 9 1473
[FPGA] 锆石A4开箱 + 按键数码管 attach_img
2019-1-24 15:27 9 1823
有人自己开发windows驱动吗?
2019-1-24 10:58 4 1588
xilinx fifo写问题 attach_img
2019-1-22 18:36 3 1351
[FPGA] ISE14.7,原理图作为顶层文件,Translate报错说引脚找不到 attach_img
2019-1-21 11:51 3 1848
[FPGA] xilinx SRIO license
2019-1-21 09:03 2 1969
[FPGA] 哪位大侠能提供下Diamond 3.7版本下载地址
2019-1-19 12:59 3 1208
[FPGA] Lattice最低功耗的器件推荐
2019-1-17 20:42 2 1202
[FPGA] 明德扬FPGA设计模板系列教程-D触发器、波形、代码 attach_img
2019-1-17 17:29 0 1128
[FPGA] FPGA和单片机的区别——FPGA里面都有什么资源? attach_img
2019-1-17 14:42 7 4754
麻烦会abel的大神来帮帮忙
2019-1-16 23:46 3 832
[CPLD] ispLEVER设置模块问题 attach_img
2019-1-15 16:26 7 1140
[FPGA] xilinx srio 事例程序 Example Design Architecture
2019-1-13 22:38 2 1828
[FPGA] zynq的串口中断不能触发问题
2019-1-8 21:04 7 8278
[CPLD] 老工程师初学CPLD,5M240ZT100
2019-1-7 23:01 3 1430
[FPGA] 初识Zynq UltraScale+ MPSoC
2019-1-1 21:06 1 1603
petalinux启动后,不能联网的一个解决方案 attach_img
2018-12-31 23:56 1 2680
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则