FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14373|帖子: 104881

1 ... 62 63 64 656667 68 69 70 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] JTAG JTAG 接地 ce lanzhi112 2019-7-12 08:09 2 721
[FPGA] Linux_GUI加速(1)_GUI系统概述 GUI 硬件 nick胡2 2019-7-10 11:55 6 1279
SDRAM和FLAH应该怎么选择 SDRAM flash FPGA katherinefff 2019-7-10 11:33 2 1252
[FPGA] 有人会设计K7 420T的板子吗？可以有偿外包硬件芯片 twinkly 2019-7-9 16:45 10 1787
AD9642与altera FPGA的时序处理 altera FPGA 时序 dpf_eei 2019-7-8 09:45 3 1337
[Quartus] 有关QuartusII软件的一个问题软件 USB 幽白 2019-7-3 08:53 7 1433
ZYNQ的新板子，过年期间画的，留着以后用 zynq AC 网络 feihufuture 2019-7-2 23:43 15 3174
ZYNQ AXI-DMA DMA zynq App zhangmangui 2019-7-2 23:18 7 1953
[FPGA] FPGA 复位 FPGA STM STM32 lanzhi112 2019-7-1 23:02 8 1162
[Quartus] 求助 Quartus II 9.1 安装包 UART cyclone springvirus 2019-6-29 09:10 3 1658
[FPGA] 例说FPGA97：基于HDMI的AV采集显示之hdmi_controller.v模块代码... Controller FPGA HDMI rousong1989 2019-6-27 12:31 2 1912
[FPGA] 用FPGA设计的简易数字计频器 FPGA设计信号数码懵涵 2019-6-25 23:14 1 795
[FPGA] 基于fpga的 cameralink信号转光信号问题 FPGA CameraLink 光信号 ssnper3 2019-6-25 17:56 8 1643
Spartan-6 系列芯片问题请教 Spartan-6 flash yichunshan 2019-6-24 23:13 5 1558
[Quartus] 请教在quartusII中的实例引用ALT_IOBUF这个symbol指的是三态门吗 symbol IO wangjia1435 2019-6-19 11:45 1 5069
[verilog] vivado进行simulation时停在一个时间点 Vivado simulation SIGNAL yq327115059 2019-6-18 07:48 2 2366
[verilog] 用uart串口发送16位数据总是不对，调了一天了，求大佬帮助串口发送 UART ge zaryleik 2019-6-17 22:38 2 1932
[modelsim] ModelSim看波形的时候突然被中断了 modelsim AC AD FPGA009 2019-6-17 10:22 3 2827
VHDL 两个时钟问题 VHDL 时钟 ce weicheichei 2019-6-16 00:02 3 1172
请问这是verilog的什么语法 verilog AC Output ahhhhh 2019-6-15 22:13 4 1121
使用ML605板子官方的例子，DDR3初始化不成功，有偿请求帮助 DDR DDR3 ml605 cll 2019-6-15 21:40 15 2041
FPGA使用100M时钟驱动IO口 FPGA 时钟驱动 IO ahhhhh 2019-6-15 17:50 9 1872
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载65：数码管驱动实例 altera FPGA 数码管驱动 rousong1989 2019-6-12 10:31 1 1788
基于STM32和FPGA的多轴运动控制器的设计 FPGA STM32 多轴运动控制器 xlhtracy 2019-6-12 09:18 9 4771
[CPLD] xilinx microblaze 移植linux ...2 3 4 MICROBLAZE XILINX daicheng0 2019-6-11 10:50 65 14746
[FPGA] 求助大家帮忙看一下为什么没有输出波形输出波形 DDS 代码 iamkunkun 2019-6-6 09:37 2 1200
[verilog] 谁能帮忙设计基于K7 fpga的 FPGA 开发板 FPGA PGA 开发板 ipex 2019-6-5 10:41 7 1944
[FPGA] 特权同学海量fpga资料分享 FPGA FPGA开发开发套件 rousong1989 2019-6-4 15:09 5 3739
[FPGA] CORDIC FPGA ip核 lanzhi112 2019-6-4 14:17 3 1466
[FPGA] 求助：vivado下用ILA调试PL端逻辑问题调试 Vivado se swiss 2019-6-2 15:34 8 18075
[FPGA] 安森美Python1300/5000/25K系列CMOS传感器应用传感器应用 CMOS传感器安森美 haoxingheng 2019-6-2 11:34 0 2335
[verilog] 大神们，请问有关于超声全聚焦算法的Verilog的程序吗？我想参考一下。 verilog 超声 FPGA qqqpppzzz 2019-5-30 09:48 0 979
[FPGA] 交通信号灯交通信号灯 TI LED w998101 2019-5-29 22:48 3 1311
[FPGA] 请问一下fpga能不能识别32位命令？ FPGA 51单片机 yym86202 2019-5-29 22:47 7 1427
ARM会终止与华为的合作吗？华为 ARM RISC 奔跑Robin 2019-5-28 10:56 4 9758
[VHDL] 求帮忙看一下这个原理图写的vhdl为什么不一样原理图 VHDL ST 洛杉矶been 2019-5-26 21:19 7 1520
[FPGA] 电平转换电平转换 GPIO 控制 Power0088 2019-5-25 19:58 4 1248
[modelsim] modelsim为什么赋值前后变量的值不一样？（已解决） modelsim Phase se Basic713 2019-5-25 09:48 7 1470
[VHDL] 帮帮我看看哪里出问题了。达不到预期效果，我是个新手 ic ST xiaoxiao4816 2019-5-23 10:17 3 1227
[VHDL] 基于FPGA的数据采集系统设计数据采集系统系统设计 FPGA gaochy1126 2019-5-23 08:35 13 3792

1 ... 62 63 64 656667 68 69 70 ... 360 / 360 页下一页

今日: 0|主题: 14373|帖子: 104881

快速发帖

浏览过的版块