Verilog语言 标签:

Verilog语言

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
请教大家一个公式 怎么编写。谢谢了。附图片
编写 ，verilog ，verilo ，Verilog语言
FPGA论坛 gp418693119 2012-10-9 3 1367 GoldSunMonkey 2012-10-9 21:08
Verilog语言实现流水线设计全加器
Verilog语言 ，npu ，Input ，TI ，IO
FPGA论坛 xjsxjtu 2012-10-8 0 1604 xjsxjtu 2012-10-8 22:05
Verilog语言中几种不同的触发器描述方式
Verilog语言 ，触发器 ，se ，Reset ，ge
FPGA论坛 星星之火红 2012-10-8 0 1120 星星之火红 2012-10-8 21:58
请教：关于verilog语法问题
verilog ，电平 ，开关 ，verilong ，Verilog语言
FPGA论坛 li46552089 2012-8-1 9 1642 GoldSunMonkey 2012-8-9 23:18
请教：关于verilog语法问题
verilog ，电平 ，开关 ，verilong ，Verilog语言
FPGA论坛 li46552089 2012-8-1 1 1659 GoldSunMonkey 2012-8-1 22:57
如何用verilog语言实现localbus总线时序
Local ，总线 ，时序 ，Verilog语言 ，信号
FPGA论坛 baisen 2012-7-13 2 5142 GoldSunMonkey 2012-7-15 17:33
verilog语言实现crc16的串行和并行算法
CRC ，并行算法 ，Verilog语言
FPGA论坛 yuhaijian112 2012-7-3 19 15322 GoldSunMonkey 2012-8-13 22:27
如何用verilog语言实现crc16的串行和并行算法
CRC ，并行算法 ，Verilog语言
FPGA论坛 yuhaijian112 2012-6-28 0 2654 yuhaijian112 2012-6-28 15:00
请教大家一个verilog语言的问题
Verilog语言 ，ge ，FOR ，edge ，tc
FPGA论坛 skiry 2012-3-6 5 2185 GoldSunMonkey 2012-3-7 22:45
任意分频的verilog语言实现（转）
Verilog语言 ，时钟 ，计数器 ，se ，脉冲
ZLG 杜_U_ME 2012-1-18 5 3215 elecintop 2012-1-31 16:17
初学FPGA的一点感想
FPGA ，视频教程 ，verilog ，Verilog语言 ，verilo
FPGA论坛 日暮风吹 2011-12-21 2 2030 tusea_tusea 2011-12-28 21:15
大虾们：下面是verilog语言，请问是什么意思？
Verilog语言 ，code ，Polarity ，Width ，Wire
FPGA论坛 longcomeon 2011-12-7 0 1756 longcomeon 2011-12-7 16:42
verilog---基本运算逻辑， attachment
verilog ，verilo ，Verilog语言
ZLG plato_yu 2011-12-5 0 1533 plato_yu 2011-12-5 12:50
好郁闷啊 新手对FPGA无从入手 attachment
FPGA ，spartan3 ，spartan3a ，verilo ，Verilog语言
FPGA论坛 jakfens 2011-8-4 26 4684 cerbcm 2011-9-11 12:33
verilog的一些概念
verilog ，Verilog语言 ，IEEE ，C语言 ，VHDL
ZLG 杜_U_ME 2011-5-29 6 2342 diny 2011-6-25 23:30
如何学习verilog语言
verilog ，Verilog语言 ，verilo
ZLG diny 2011-5-22 4 1601 huzixian 2011-5-24 21:55
请问各位高手，如何入门SOPC
sopc ，verilog ，数字电路 ，电路 ，Verilog语言
FPGA论坛 zidanesaha10 2011-2-5 2 1734 chene123 2011-2-10 23:18
请教各位前辈有关数字IC的一些问题！！
数字IC ，ic ，verilog ，Verilog语言 ，verilo
新手园地 七尺男儿 2012-2-15 3 1399 caiys 2012-2-16 11:38
Verilog语言中如何将memory型变量转换为vector型变量
Verilog语言 ，VECTOR ，memory ，TE ，ge
FPGA论坛 星星之火红 2012-10-8 0 1309 星星之火红 2012-10-8 22:00
verilog语言中always语句使用
Verilog语言 ，时钟 ，edge ，os ，se
FPGA论坛 robbins37 2012-10-10 6 3582 GoldSunMonkey 2012-10-11 18:10
12345下一页