21ic电子技术开发论坛 › Wire › 相关帖子
Wire 标签:

Wire

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
Verilog中wire与reg类型学习
Wire ，verilo ，verilog
EDA 技术 gaochy1126 2023-3-18 0 8283 gaochy1126 2023-3-18 12:56
Verilog基本语法之wire和reg
Wire ，verilo ，verilog
EDA 技术 gaochy1126 2023-3-18 0 8364 gaochy1126 2023-3-18 12:55
ADI送福利！高级工程师推荐——《带您了解1-Wire通信协议与应用》 attach_img
AD ，ADI ，Wire ，工程师 ，通信
活动专区 21ic小可爱 2023-3-7 19 5295 lingxinZB 2023-5-29 14:21
OneWire库函数介绍
ONEWIRE ，Wire ，函数 ，库函数
新唐MCU mintspring 2023-2-26 7 739 chenjun89 2023-3-21 19:51
Verilog中begin...end和fork....join的区别和用法
TEST ，Wire ，Input ，npu ，verilog ，FOR
EDA 技术 gaochy1126 2023-2-18 12 3543 gaochy1126 2023-2-28 22:13
Verilog中reg和wire的区别总结
设计 ，输入输出 ，模块 ，输出 ，Wire ，verilog
EDA 技术 gaochy1126 2023-2-18 12 3174 gaochy1126 2023-2-28 22:15
Verilog中wire与reg类型的区别
信号 ，组合 ，触发 ，输出 ，verilog ，Wire
EDA 技术 gaochy1126 2023-2-18 12 3339 gaochy1126 2023-2-28 22:11
如何解决蓝牙协议栈被锁问题
TI ，Stack ，Wire ，ck ，ST ，蓝牙协议栈
ST MCU jcky001 2023-2-1 2 478 jcky001 2023-2-1 08:45
《WIRED》观点文章：开源技术决定美国产业未来
Wire ，开源
RISC-V powerantone 2023-1-17 1 6491 tototm 2023-1-23 23:07
AVR的debugWIRE能用于下载程序和熔丝吗？ attach_img
BUG ，UG ，Wire ，AVR ，vr
Microchip wgtwgtwgt 2023-1-12 6 3655 wgtwgtwgt 2023-2-13 17:41
Vivado常见问题集锦 attach_img
Wire ，信号 ，数据类型 ，电路 ，电路板 ，AD ，Vivado
EDA 技术 gaochy1126 2022-12-29 0 1461 gaochy1126 2022-12-29 22:04
verilog语言中模块的端口的输入类型 attach_img
Wire ，module ，输出 ，端口 ，模块 ，Verilog语言
EDA 技术 tao180539 2022-12-27 1 1414 gaochy1126 2022-12-29 20:15
case和if
se ，UL ，Dul ，module ，COM ，Wire
FPGA论坛 zhaoqiansh 2022-8-24 2 2406 zhongbob 2022-8-25 22:29
【转】UART/I2C/SPI/1-wire四大通信接口的神解释 attach_img
ar ，pi ，通信接口 ，spi ，UART ，Wire
GigaDevice GD32 MCU 我喜欢打游戏 2022-5-3 11 1004 onebank 2022-6-1 17:14
IMIX功能测试——网络测试仪实操 attach_img
mix ，网络测试仪 ，AC ，RF ，Wire
仪器仪表 teletest 2022-1-5 0 601 teletest 2022-1-5 14:24
至简设计系列_上位机控制LCD显示放大和缩小图片
控制 ，上位机 ，LCD显示 ，ST ，Wire ，ic
FPGA论坛 IClance699 2021-11-2 0 2864 IClance699 2021-11-2 17:52
reg、wire、always语法 转 attach_img
Wire ，触发 ，ST ，RS ，npu ，Input
EDA 技术 gaochy1126 2021-9-28 1 9159 gaochy1126 2021-9-28 13:52
verilog HDL中wire和reg类型的区别 attach_img
Wire ，verilog ，HDL ，信号 ，端口 ，Input
EDA 技术 gaochy1126 2021-9-28 1 8583 gaochy1126 2021-9-28 13:45
verilog数据表示方法
verilog ，数据表 ，ST ，Wire ，TE ，constant
电子技术交流论坛 wolfskin 2021-8-24 1 5677 tyw 2021-8-24 16:51
关于labview
Labview ，se ，ST ，tunnel ，Wire ，TPU
电子技术交流论坛 zzw61818 2021-8-1 1 3933 tyw 2021-8-1 19:43
12345678910... 13下一页