21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
芯片验证自学
AD ，芯片验证 ，linux ，工程师 ，verilog ，ST
RISC-V ONEbyONE 2022-1-25 8 2756 一刀一级 2022-1-25 15:09
请教关于Verilog定义的memory的初始赋值问题
memory ，verilog ，verilo ，存储单元
FPGA论坛 ylanxuez 2012-2-13 8 5030 Backkom80 2012-2-18 12:52
verilog小数如何表示 attach_img
verilog ，ST ，RS ，Wire ，Input
FPGA论坛 aikimi7 2012-3-1 8 5874 Backkom80 2012-3-6 22:54
请教个verilog问题.想不明白
verilog ，module ，FOR ，ni ，npu
FPGA论坛 zjsyjbb 2012-3-23 8 2321 GoldSunMonkey 2012-3-26 20:52
Verilog读取文本文件的问题
verilog ，ge ，ni ，TI ，se
FPGA论坛 swe21 2012-5-16 8 9590 swe21 2012-5-30 10:20
刚玩verilog编程，写条最简单的程序，却出现错误
verilog ，编程 ，verilog编程 ，verilo
EDA 技术 21Embedded 2007-9-26 8 3418 jumitoo 2007-12-14 12:44
学习FPGA推荐书籍
FPGA ，TE ，altera ，LTE ，verilog
FPGA论坛 sssha 2012-8-29 8 4105 chenjinnan 2012-8-30 16:46
verilog的问题 attachment
verilog ，AD ，module ，ST ，TE
FPGA论坛 fengyiyong 2012-11-26 8 1906 GoldSunMonkey 2012-11-27 18:04
用verilog写两个数差的绝对值
verilog ，verilo ，AD
FPGA论坛 wrigleymint 2012-11-27 8 3963 hawksabre 2012-11-30 18:39
赛灵思，ALTERA，还有VHDL 和Verilog HDL
altera ，verilog ，VHDL ，赛灵思 ，FPGA
FPGA论坛 amini 2011-1-25 8 3859 小云001 2011-4-8 22:50
ISE打开verilog工程无法显示源文件问题 attach_img
verilog ，源文件 ，verilo ，se ，AC
FPGA论坛 RaiseCom 2012-12-9 8 2679 GoldSunMonkey 2012-12-14 22:27
请教关于Verilog学习！
verilog ，verilo
EDA 技术 jinfengmusic 2009-3-30 8 3512 jqjszxd0 2009-9-25 16:08
fpga的verilog 代码求救
FPGA ，代码 ，verilog ，se ，Reset
FPGA论坛 NJUPT0902 2013-4-16 8 2436 cxh_boy 2013-4-18 13:30
组合逻辑与时序逻辑疑问
时序逻辑 ，edge ，POS ，verilog ，verilo
FPGA论坛 magic_yuan 2013-4-1 8 3883 magic_yuan 2013-4-2 10:46
求助：Verilog点阵问题
verilog ，点阵 ，verilo ，仿真
FPGA论坛 大众牌BF 2010-9-3 8 3709 batigol1987 2010-9-4 22:37
用Verilog好呢，还是VHDL
verilog ，VHDL ，CPLD ，PLD
EDA 技术 liu_huan 2007-9-3 8 3321 端木 2007-9-13 22:00
刚刚接触verilog，一段代码仿真错误
verilog ，仿真 ，代码 ，se ，Output
EDA 技术 xb 2007-12-20 8 3414 vongy 2008-1-28 20:28
重赏求助：能熟练应用verilog的高手进来看一下
verilog ，ST ，TE ，state ，RS
FPGA论坛 sunt8707 2010-10-26 8 3043 hegelwks 2012-3-22 23:51
用verilog写的可控分频器的出错的疑问
verilog ，分频器 ，tc ，TCP ，NTC
FPGA论坛 playjian 2011-5-3 8 3266 playjian 2011-5-5 15:19
请教一下用脉冲前后沿都触发的可综合的Verilog怎么编写
verilog ，编写 ，脉冲 ，触发 ，时钟
FPGA论坛 bucker 2011-10-30 8 3436 XLDZZ 2011-11-22 13:03
1 ...91011121314151617... 59下一页
在线客服