21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
Verilog HDL语言always块未声明positive或negative导致的时钟不对准 attach_img digest
时钟 ，verilog ，Positive ，negative ，hdl语言
FPGA论坛 FangTT 2012-12-9 5 3128 薇儿安蓝 2013-1-30 13:52
Verilog非阻塞赋值的仿真/综合问题 -下
verilog ，仿真 ，阻塞赋值 ，RS ，ST
FPGA论坛 lxAPP 2012-11-20 5 3207 GoldSunMonkey 2012-11-20 17:28
verilog hdl中是否有取整操作（函数或指令）
HDL ，verilog ，函数 ，指令
FPGA论坛 xuxin5406 2013-4-14 5 10911 xuxin5406 2013-4-16 19:08
FPGA职位主要都干什么
FPGA ，verilo ，verilog ，编程 ，激光粒度仪
FPGA论坛 Cjy_JDxy 2018-4-20 5 2761 木木IC 2018-5-16 16:51
有没有做过卡尔曼滤波器FPGA实现的？
卡尔曼滤波器 ，FPGA实现 ，builder ，DSP ，verilog
FPGA论坛 zpccx 2017-9-13 4 2509 zpccx 2017-9-18 11:23
verilog中有句程序看不懂，请教
verilog ，时钟 ，Reset ，se ，异步
EDA 技术 tigris 2009-3-17 4 3044 xyzyyb86 2009-5-20 22:45
新手使用FPGA中遇到的问题请教
FPGA ，信号 ，inout ，verilog ，编程
FPGA论坛 wuhaidianzi 2012-11-28 4 2568 Backkom80 2012-11-29 08:03
代码编写时产生的锁存器行为，为什么被称为设计错误
代码 ，编写 ，锁存器 ，verilog ，模型
FPGA论坛 chenqinte 2010-8-2 4 4480 chenqinte 2010-8-5 21:26
Verilog新手求助 attachment
verilog ，des ，se ，top ，小程序
FPGA论坛 贤达 2020-5-1 4 1092 雷北城 2020-5-4 16:55
Verilog HDL 在电子设计的快速发展 attach_img
电子 ，verilog ，verilo ，hd ，HDL
Microchip shaler 2024-9-14 4 1658 shaler 2025-9-22 08:29
关于verilog中的测试程序
测试程序 ，verilog ，仿真 ，UART ，Quartus
EDA 技术 louisking 2009-10-30 4 3835 beinghu 2009-11-5 19:49
串口发送
串口发送 ，verilog ，源码 ，频率计 ，verilo
FPGA论坛 fgc35159 2019-7-29 4 1062 zhangmangui 2019-7-31 20:43
来试试：看真值表，用verilog或vhdl描述
HDL ，verilog ，VHDL ，verilo ，hd
EDA 技术 liwensir 2007-12-1 4 5482 liwensir 2007-12-19 15:16
分频器简单问题
分频器 ，时钟 ，hz ，verilog ，电路
FPGA论坛 magic_yuan 2013-3-14 4 2028 magic_yuan 2013-3-15 09:32
关于verilog forever语句的疑惑
FOR ，verilog ，ev ，ST ，TI
EDA 技术 congcongfire 2009-11-2 4 8338 ic00 2009-12-3 22:26
Verilog RTL级与行为级区别小结
RTL ，verilog ，仿真 ，COM ，Compile
FPGA论坛 ywert000 2012-10-31 4 2827 lxAPP 2012-10-31 21:04
请问这是verilog的什么语法 attach_img
verilog ，AC ，Output ，TPU ，ce
FPGA论坛 ahhhhh 2019-5-16 4 1009 thbdbdfbdfbd 2019-6-15 22:13
verilog 语言写ad822的采集用大dac900回放 attach_img
DAC ，verilog ，AD ，信号 ，fft
FPGA论坛 cavedove 2013-8-23 4 2001 cavedove 2013-8-24 10:27
Verilog HDL阻塞属性简介
阻塞 ，HDL ，verilog ，ck ，阻塞赋值
FPGA论坛 xiao6666 2012-9-14 5 2036 icgg 2012-9-15 21:35
FPGA学习求助
FPGA ，PGA ，verilog ，verilo
FPGA论坛 2287312853 2020-3-26 5 950 2287312853 2020-3-28 17:20
1 ...181920212223242526... 58下一页
在线客服