21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
最近在编写一个verilog hdl代码，遇到一个问题求助
verilog ，编写 ，HDL代码 ，EPM570
侃单片机论坛 DMCY99 2012-9-28 2 1776 Wayner 2012-9-29 21:19
对于SPI接口的AD，有必要用Verilog描述一个标准的SPI接口吗？
verilog ，SPI接口 ，AD ，时序 ，芯片
FPGA论坛 zhpg009 2013-1-27 2 1641 hawksabre 2013-1-28 21:03
请问VERILOG 的U_PixFifo是什么意思？
FIFO ，pi ，verilog ，ST ，lm
FPGA论坛 net_wolf 2015-4-23 2 914 net_wolf 2015-4-25 09:03
veriloghdl里 位数不同的两个变量怎么赋值 啊
HDL ，verilog ，VerilogHDL ，verilo ，hd
EDA 技术 _horse 2007-9-19 2 4244 _horse 2007-9-19 21:24
如何用异步fifo实现跨时钟的数据转换
时钟 ，异步FIFO ，数据转换 ，verilog ，verilo
FPGA论坛 chenqinte 2010-9-10 2 2763 wxfxwk1986 2010-9-11 11:25
VHDL类属参数在verilog中怎么对应？
HDL ，verilog ，VHDL ，verilo ，hd
FPGA论坛 andyany 2010-11-9 2 3427 andyany 2010-11-10 17:07
Verilog中的行为级，RTL级，门电路级都代表什么意思？
RTL ，verilog ，电路 ，verilo
FPGA论坛 weshiluwei6 2011-10-29 2 4511 weshiluwei6 2011-10-30 09:56
verilog--虚拟器件和虚拟接口模型 attachment
verilog ，器件 ，接口 ，模型 ，verilo
ZLG plato_yu 2011-12-5 2 2302 xlhtracy 2011-12-20 12:51
新人求救 k8051IP核运用
ip核 ，verilog ，代码 ，引脚 ，源代码
新手园地 jiemo 2013-5-16 2 1346 jiemo 2013-5-18 16:49
我在以前的代码基础上，又加入部分的代码，逻辑单元使用量竟然减少了，求告知
代码 ，altera ，verilo ，芯片 ，verilog
FPGA论坛 郭一 2016-8-13 2 908 wx85105157 2016-8-22 09:25
【期待课程】FPGA开发学习
FPGA开发 ，verilog ，Verilog语言 ，verilo
公开课交流专区 guyues1 2017-7-23 2 1101 guyues1 2017-7-24 10:41
Verilog大量例程 attachment
verilog ，verilo ，AC
FPGA论坛 dameihuaxia 2020-8-8 2 647 AKOO 2020-8-25 11:21
verilog仿真文件数组初始化出错 attach_img
verilo ，verilog ，仿真
FPGA论坛 比神乐 2023-7-28 2 4350 比神乐 2023-10-28 09:49
vhdl和verilog哪个好?
HDL ，VHDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 2 10224 暖茶轻语 2025-4-15 20:01
请verilog教编译中出现的一个普遍的warning
verilog ，编译 ，warning ，ck ，ST
EDA 技术 imkakac 2007-9-23 2 3231 wayner 2007-9-26 16:27
开发 Actel FPGA用什么语言
Actel ，FPGA ，HDL ，hd ，verilog
ZLG tigris 2008-10-27 2 2822 fsyicheng 2008-11-1 11:44
请教一个verilog语法问题:
verilog ，edge ，os ，ov ，se
EDA 技术 likee 2008-5-28 2 2842 qiya_s 2008-6-5 17:08
quartus中的锁相环和Verilog的链接问题 attach_img
Quartus ，verilog ，锁相环 ，mb ，symbol
FPGA论坛 kpengs 2010-5-12 2 5464 kpengs 2010-5-13 19:20
综合前后仿真不一致
后仿真 ，时序 ，源程序 ，verilog ，时序图
ZLG bit6019 2010-8-13 2 1889 金鱼木鱼 2010-8-20 18:56
cordic算法verilog实现（复杂版）
verilog ，Cordic算法 ，IDT ，Width ，RS
FPGA论坛 xjsxjtu 2012-10-17 2 2199 GoldSunMonkey 2012-10-29 23:00
1 ...293031323334353637... 58下一页