21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
verilog 写的串口 在一个状态机里面，有一个寄存器无法执... attach_img
verilog ，串口 ，寄存器 ，状态机 ，AC
FPGA论坛 ok407371195 2017-1-3 14 2985 littbi 2017-12-10 22:35
简单问题：FPGA设计输出一个1KHz的方波方法？
FPGA设计 ，kHz ，方波 ，verilog ，计数器
FPGA论坛 伍戈123 2016-11-26 2 2147 伍戈123 2016-11-27 11:22
Verilog-DS18B20-串口输出温度值 attachment
串口输出 ，温度 ，verilog ，DS18B20 ，控制
FPGA论坛 湖南飞哥 2016-9-14 1 2638 alex0321 2019-5-15 10:46
代码
代码 ，verilog ，verilo ，信号调制 ，verilog代码
FPGA论坛 sdnuxuliye 2016-9-4 1 1014 feihufuture 2016-9-5 11:12
【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑 attachment
verilog ，HDL ，阻塞赋值 ，AC ，IDE
FPGA论坛 锆石科技 2016-8-17 530 70421 publicpeople 2024-2-6 19:21
请教各位一个关于小数乘法的问题
verilog ，verilo ，se
FPGA论坛 可木 2016-7-26 3 1419 玄德 2016-7-27 10:56
我在以前的代码基础上，又加入部分的代码，逻辑单元使用量竟然减少了，求告知
代码 ，altera ，verilo ，芯片 ，verilog
FPGA论坛 郭一 2016-8-13 2 1036 wx85105157 2016-8-22 09:25
Verilog内置门元件 attach_img
元件 ，verilog ，se ，module ，AC
FPGA论坛 pjzmj2012 2016-8-16 2 1030 pjzmj2012 2016-8-16 15:27
3*3窗口生成模块，用于生成滤波的滑动窗口，得到窗口内的所有元素数据
滤波 ，滑动窗口 ，verilog ，代码 ，verilo
FPGA论坛 魔人布欧 2016-8-24 2 1193 魔人布欧 2016-8-25 20:00
MII接口的百兆以太网UDP代码纯VERILOG attachment
udp ，verilog ，代码 ，以太网 ，接口
FPGA论坛 feihufuture 2016-9-5 14 5096 qq995423094 2020-4-29 23:09
Verilog调用vhdl代码，参数传不进去！！！ attach_img
verilog ，VHDL ，HDL代码 ，AC ，Gen
FPGA论坛 robotouch 2016-9-13 3 1719 robotouch 2016-10-25 22:04
自己用纯verilog 写的俄罗斯方块，有很多问题，求大神指导
verilog ，俄罗斯方块 ，ge ，ST ，edge
FPGA论坛 ynhp0428 2016-9-19 4 3121 xmdk 2016-10-7 19:04
AXI总线Verilog实现
verilog ，总线 ，altera ，接收模块 ，总线通信
电子技术交流论坛 love-CCD 2016-10-9 1 1398 love-CCD 2016-10-9 14:52
FPGA有什么好的进阶教程
FPGA ，verilog ，编程 ，verilog编程 ，verilo
FPGA论坛 编程好烦 2016-10-14 0 861 编程好烦 2016-10-14 16:46
如何实现实现Verilog实现的硬件逻辑与soc联合开发
SOC ，verilog ，硬件 ，C语言 ，寄存器
FPGA论坛 muzili314 2016-10-25 2 883 feihufuture 2016-10-30 16:49
下面的NCverilog tcl脚本内容求大神帮忙解释一下
tcl ，verilog ，脚本 ，TE ，SIM
FPGA论坛 t851018986 2016-11-24 0 1458 t851018986 2016-11-24 11:55
下面的NCverilog tcl脚本内容求大神帮忙解释一下
tcl ，verilog ，脚本 ，TE ，SIM
EDA 技术 t851018986 2016-11-24 1 2478 gaochy1126 2016-11-25 22:03
MATLAB滤波器设计！ attachment
matlab ，滤波器设计 ，verilog ，Verilog语言 ，verilo
平台与系统开发 lvyunhua 2016-12-17 4 1362 lvyunhua 2017-6-2 10:00
大神能帮忙写个最简单的vhdl或者verilog hdl程序吗
verilog ，VHDL ，EDA ，控制 ，流水灯
EDA 技术 张张张张崔 2016-12-23 4 1413 韩山童 2017-1-6 10:19
用verilog 写 u（k）=u（k-1）+error 怎么写 attach_img
verilog ，RS ，ST ，ge ，edge
FPGA论坛 18910748101 2017-1-12 10 1699 nethopper 2017-1-13 15:20
1 ...141516171819202122... 59下一页
在线客服