今日: 3|主题: 14265|帖子: 104563 收藏 (180)
modelsim里如何添加信号 attach_img
2012-5-25 08:49 3 4083
quartus里软件仿真的数据能提取出来吗
2012-5-24 23:13 0 1337
时序违规的问题
2012-5-24 16:45 9 2583
CPLD的内部RAM怎样用呀?高人. attachment
2012-5-24 14:45 11 3835
[Quartus] 关于DDR2时序的问题,请高手帮帮忙 attach_img
2012-5-24 14:11 6 2846
HDB3 verilog
2012-5-24 10:48 0 1998
最活跃FPGA论坛推荐  ...2
2012-5-23 20:55 21 4816
一种基于DDS技术的通信信号的调制方法与设计 attachment
2012-5-23 20:53 2 1770
vldh教程分享一下 attachment
2012-5-23 20:39 3 5367
请教一个V6器件访问DDR2的问题
2012-5-23 20:39 2 2086
FPGA设计提速的几大 法宝
2012-5-23 20:28 13 3357
基于赛灵思spartan-3 的DSP嵌入系统及其在平板显示器中的应用
2012-5-23 20:25 12 2936
关于PROM的使用
2012-5-23 09:58 2 1478
项目前期怎么确定FPGA/CPLD芯片容量?
2012-5-23 00:20 5 3144
招聘:赛灵思两个职位空缺-北上广任你选
2012-5-22 17:31 9 3147
xilinx教程学习 attachment
2012-5-22 17:25 1 1242
[matlab] xilinx的ISE下载
2012-5-22 17:22 14 4297
VHDL+Verilog良好的代码编写风格(二十五条)
2012-5-22 17:16 13 3108
信号完整性和时序分析的模式变化 attachment
2012-5-22 15:55 2 2005
直接从C代码自动寻找和创建加速器 attachment
2012-5-22 15:54 2 2024
FPGA菜鸟入门前的准备  ...2
2012-5-22 15:50 21 3651
Verilog代码覆盖率检查
2012-5-22 13:07 6 2294
Vivado的出来了,我还是会想念ise的
2012-5-22 12:31 13 4279
最最最最---简单--简单的状态机
2012-5-22 10:36 1 1381
不能在官网下载软件提示如下
2012-5-22 10:31 7 2830
加速FPGA选择和系统设计的架构探索 attachment
2012-5-21 22:03 5 2183
FPGA读写SRAM
2012-5-21 10:27 6 3326
请教 cyclone III 怎么输入 JTAG instruction
2012-5-20 23:52 4 2485
关于vhdl中case when的问题
2012-5-20 23:47 5 3265
spartan3系列的IO输入时钟频率能到多大?
2012-5-20 23:46 11 4479
virtex-5超频测试
2012-5-20 23:46 7 2066
求助Nios 2的问题
2012-5-20 15:05 5 1944
quartus ii 11 IP核问题 attach_img
2012-5-19 16:59 0 1861
利用C-硬件工具,评估硬件加速策略 attachment
2012-5-18 14:49 1 1615
大家给看看,编译通过后说生成的逻辑块是0个
2012-5-18 00:03 7 2326
verilog的一个问题
2012-5-18 00:02 6 2179
调节多核处理器硬件适应软件设计方法 attachment
2012-5-17 21:11 0 1494
转发(给年轻工程师的十大忠告)  ...2
2012-5-17 15:22 21 3963
coregen 生成RAM初始化问题,需要解决
2012-5-17 15:13 4 2784
FPGA初学者必学的5项内容  ...2
2012-5-17 15:10 23 4176
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则