今日: 4|主题: 14255|帖子: 104491 收藏 (180)
Virtex-5 FPGA力助LTE仿真器 attachment
2011-6-3 11:38 6 2179
视频处理应用 attachment
2011-6-3 11:37 4 2251
[matlab] 影响FPGA设计时钟因素的探讨 attachment
2011-6-2 23:22 3 2010
探索嵌入式教育,第三届开源硬件大赛起航
2011-6-2 23:18 3 2592
降低FPGA功耗的设计技巧
2011-6-2 15:55 3 2109
SRAM工艺FPGA的加密技术 attachment
2011-6-2 15:50 6 2231
探析ARM启动代码
2011-6-2 15:44 7 2384
Verilog初学者遇到的问题,请教各位!
2011-6-2 15:32 10 3275
[matlab] Xilinx公司ISE10.1软件及简单设计流程介绍
2011-6-2 15:32 11 3169
FPGA开发板
2011-6-2 15:22 4 2153
[matlab] 寄存过的地址被XST吸收到BRAM里面之后会对timing有影响吗?
2011-6-2 15:15 3 2289
[FPGA] 本人有三块spartan-3e starter的板,想转让出去,有意的请进
2011-6-2 15:10 14 3375
Xilinx第三届OpenHW开源硬件与嵌入式大赛隆重开幕 attach_img
2011-6-2 14:34 5 3743
2011北京网友会讨论帖 attach_img
2011-6-2 09:33 4 2302
求指教,只会周期约束的悲剧。。。
2011-6-1 20:42 1 2663
买ALTERA FPGA开发板买CYCLONE哪个系列好?
2011-5-31 21:33 3 4635
XILINX终于集成模拟ADC了7系列的AMS 
2011-5-31 11:47 0 2148
Writing Successful RTL Descriptions in Verilog attachment agree
2011-5-31 11:43 12 2979
限时促销 - ML 605
2011-5-31 11:40 5 2662
max2 ccyclone2 使用5v电压的问题
2011-5-30 23:03 3 2449
【转】FPGA的“可编程”使你迷惑吗?  ...2
2011-5-30 22:27 28 5895
[matlab] FPGA调试工具chipscope attachment
2011-5-30 22:26 1 2398
Virtex-5 LX50T 配套的SFP选型?
2011-5-30 22:12 6 3434
求大侠指教,eda延时问题
2011-5-30 20:47 5 2857
刚设计了一块V6
2011-5-30 20:20 5 2287
VHDL attachment
2011-5-30 15:08 2 2345
如何用一片RAM实现收发的两个fifo
2011-5-30 11:19 6 4269
异步FIFO结构 attachment
2011-5-30 10:51 6 2891
。。。
2011-5-30 10:16 0 2023
使用retiming提高FPGA性能 attachment
2011-5-30 09:15 0 2711
设计异步多时钟系统的综合以及描述技巧 attachment
2011-5-30 09:12 0 2135
FPGA设计中的编程技巧 attachment
2011-5-30 09:02 1 1980
求助 先谢了 attach_img
2011-5-30 08:57 9 2283
Verilog attachment
2011-5-29 23:49 3 1805
system C attachment
2011-5-29 23:44 3 2228
easypath attachment
2011-5-29 23:40 4 1817
xilinx FPGA 的品质保证 attachment
2011-5-29 23:31 1 1752
异步fifo代码
2011-5-29 23:30 1 3116
[Quartus] 通过FPGA实现算法 attachment
2011-5-29 23:22 19 3889
FPGA 设计全流程 attachment
2011-5-29 22:03 2 2325
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则