今日: 4|主题: 14200|帖子: 104293 收藏 (179)
赛灵思为满足100G系统需求扩展其通信产品阵容
2011-5-13 09:05 7 6459
基于单片机便携式颜色自适应识别电路设计方案
2011-5-13 09:03 1 1769
基于汇编语言的BCH解码校验算法
2011-5-12 23:23 0 1385
布局布线几个常见错误及解决办法 agree
2011-5-12 23:02 19 3275
[matlab] 求助:如何将自己写的verilog模块封装成IP核
2011-5-12 17:06 10 13264
我想请问下FPGA的管脚作用在Datasheet里怎么去看? attach_img
2011-5-12 15:49 0 1525
关于fpga仿真图的疑问 attach_img
2011-5-12 11:53 4 1737
Xilinx DCM 使用 agree
2011-5-12 09:31 13 8062
关于存储器的疑问
2011-5-12 09:01 5 1619
对时序分析的一点疑问
2011-5-11 20:51 6 2126
Verilog程序的有些地方不懂?
2011-5-11 17:26 4 2313
请教一个频率采集问题
2011-5-11 15:55 8 3132
关于驱动能力
2011-5-11 15:06 7 3427
求助 几个关于FPGA的逻辑分析仪程序问题 急!!!
2011-5-11 02:24 2 1699
请教FPFA供电问题
2011-5-10 23:21 3 1842
如何实现3组总线6个方向的数据传输?
2011-5-10 15:07 0 1848
请教高手:使用Xilinx哪个系列的FPGA实现MDIO接口好一点
2011-5-9 21:04 12 9604
[CPLD] 有用spartan 3E starter 在XPS做过简单实验的吗?
2011-5-9 20:56 14 7051
[matlab] DSP48E1 Multiplier sizes
2011-5-9 20:18 2 2852
[CPLD] 请问spartan-3E的差分信号约束文件怎么写啊?
2011-5-8 22:36 3 2980
三月英雄榜!!速速来领奖 attachment
2011-5-7 21:00 9 6541
随身随地查找下载赛灵思技术文档! attach_img
2011-5-7 20:58 16 3892
关于mig
2011-5-7 12:25 1 1833
求有经验者帮忙回答个问题
2011-5-7 12:20 4 1770
学习Verilog的感想  ...2
2011-5-6 17:06 36 9223
mcs文件是用什么软件能解读?谢谢
2011-5-6 16:41 2 2891
有没有1.5V~5V IO电平都能兼容的CPLD?
2011-5-6 14:08 3 3226
关于fpga的IO烧毁问题
2011-5-6 13:48 9 6728
[VHDL] Virtex-5 FPGA力助LTE仿真器 attachment
2011-5-5 21:59 4 1846
用verilog写的可控分频器的出错的疑问
2011-5-5 15:19 8 2627
大家帮我看看NCO attach_img
2011-5-5 10:04 0 1365
avb attachment
2011-5-4 22:05 1 1351
如何画波形转成PDF
2011-5-4 20:00 1 1674
求助,最近再看verilog,在I2C这里卡住了
2011-5-4 00:04 1 2525
开发xilinx的XC4000用哪个版本的ISE
2011-5-3 23:59 4 2292
[matlab] Xilinx 大学计划EDK,ISE入门教材10.1
2011-5-3 21:40 12 3900
我嘞个去~~~  ...2
2011-5-3 21:38 29 4504
显示控制 attachment
2011-5-3 21:28 5 1694
[CPLD] 求教高人,解答关于管脚约束时钟Pin的错误!!!! attach_img
2011-5-3 21:28 5 2229
如何通过改善Verilog程序以减少CPLD的宏单元用量
2011-5-3 17:09 7 4376
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则