本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7849|帖子: 44079

[Allegro] PCB鋪銅問題
2015-2-22 00:33 6 2267
[protel] 求教DXP的文件转换为pcb的···跪谢
2015-2-21 23:35 1 1387
[protel] protel99se 旋转问题
2015-2-21 23:31 3 1819
[Allegro] allegro使用技巧
2015-2-21 23:27 2 1532
[Allegro] PADS转allegro的问题
2015-2-21 23:25 2 3813
[protel] 顶层绿油怎么设置与底层铜皮对应 attach_img
2015-2-21 23:24 12 2988
[Allegro] allegro里面LOGICAL_PATH是在哪里设的 怎么解除啊
2015-2-21 23:23 3 2793
[Allegro] 掏空变压器下面的层指哪些层 attach_img
2015-2-21 23:23 7 4403
[Allegro] BUS/NET GROUP怎样等长走线?
2015-2-21 23:22 1 1619
[PADS] 求助【logic拆分的元件导入不了layout中】求解~ attach_img
2015-2-21 19:00 14 2334
[cadence] Candence无法生成网络表 求大家指点哈 DRC已经检查通过了 attach_img
2015-2-21 18:59 12 3857
[Allegro] cadence165无法添加过孔
2015-2-21 18:59 8 4794
[Allegro] 机械符号求助
2015-2-21 18:56 2 1586
[protel] 自己画的元器件它的元件属性怎么填啊?求大神帮助
2015-2-21 18:56 2 1265
[protel] 如何用AD13打开DDB文件啊?
2015-2-21 17:08 6 5846
[protel] aitium 9导出BOM出错,求助 attach_img
2015-2-21 17:08 2 1484
[PADS] router里有电阻或者电容安全间距不对 attach_img
2015-2-21 17:03 2 1977
[protel] 关于PROTELL DXP 网络表导入的问题?????????? attach_img
2015-2-21 16:55 9 2252
[PADS] PADS Layout中放置无过孔焊盘
2015-2-21 16:54 5 4242
[PADS] [求助]pads vx.0版本不能新建symbol 新人帖
2015-2-21 16:48 1 1719
[FPGA] FPGA的发展前景如何,工作好找吗
2015-2-13 08:50 5 8991
[Allegro] allegro怎么更新封装? attach_img
2015-2-12 20:21 15 13067
[protel] Altium 如何将一个14引脚的4路运放,分别画成4个单路运放? attach_img
2015-2-11 17:11 1 1114
3-4节充电IC,外置MOS,最大可做4A,开关型
2015-2-11 09:59 0 1414
单节充电IC,内置MOS,最大可做2A,开关型
2015-2-11 09:58 0 1358
单双节充电IC,外挂MOS,最大可做5A,开关型
2015-2-11 09:56 0 1473
单节三合一IC,升压+保护+充电,最大电流可做3.5A,效率92%,同频整流
2015-2-11 09:54 0 1292
电容知识-绝对经典 [ attachment  ...23456..8
2015-2-10 16:02 158 23526
[protel] 发现Altium布线规则的bug
2015-2-7 19:45 6 11727
[ISE] xilinx SDK的问题,求解决?
2015-2-7 13:51 3 2498
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部