今日: 5|主题: 14256|帖子: 104511 收藏 (180)
航空电子26章AMM
2010-5-1 22:14 1 2955
请教版主一个问题
2010-5-1 14:00 9 3480
Xilinx ISE编译错误警告分析
2010-4-28 20:59 1 3555
问下,编译时候出的这个错误如何解决?
2010-4-28 09:45 3 3848
FPGA引脚直接接6.25V
2010-4-28 09:38 8 3614
FPGA显示实验--CRT与LCD是否可以等同应用
2010-4-27 20:01 2 3065
有人用过altium做VHDL的波形仿真吗?
2010-4-27 16:12 2 3770
xilinx usb cable
2010-4-27 11:52 1 2542
xilinx usb cable
2010-4-27 10:30 0 3070
建了个FPGA交流群,大家共同提高
2010-4-26 19:34 4 3179
FPGA中的VREFB管脚
2010-4-26 15:36 1 4688
请教关于SPARTAN-3E的问题
2010-4-26 13:42 0 2646
做PS2发现的奇怪问题,求解答
2010-4-26 12:40 0 2709
FPGA 下载问题
2010-4-25 22:44 1 3003
请高人帮帮分析这段小程序
2010-4-24 22:49 4 2645
请教FPGA的硬件设计问题,谢谢 attachment
2010-4-24 17:51 16 3978
简直不让人活了。涨的太快了吧
2010-4-24 04:55 5 3312
求购一块二手友晶出品的板子DE0或DE1
2010-4-23 19:51 1 2857
设计一个秒表引发的问题
2010-4-23 14:26 2 2663
按键扫描有问题,帮忙求解一下----很简短的小程序
2010-4-23 09:31 2 2712
ACTEL 嵌入CPU求教
2010-4-21 09:38 3 3119
抢占本版前几贴
2010-4-20 22:07 3 2855
verilog模块例化时,语法问题?
2010-4-20 17:07 2 4846
VHDL求助!!!!
2010-4-19 09:56 4 3036
NIOS IDE是否有BUG啊?
2010-4-18 15:44 1 3265
QuartusII如何把设计导出为verilog HDL源文件
2010-4-17 13:39 3 3796
请问各位大侠,我想学习CPLD,需要学习哪些知识?
2010-4-17 13:33 7 3317
CPLD Warning: LATCH primitive "y$latch" is permanently enabled
2010-4-16 17:46 0 4517
请教一个关于基于FPGA的项目的问题
2010-4-16 12:58 9 3577
如何分配FPGA各个管脚的网络功能
2010-4-16 11:50 6 3609
视频帧如何合并 attach_img
2010-4-16 11:23 13 4513
新手,请教一个VHDL程序编译报错问题
2010-4-15 22:15 1 2662
求助
2010-4-15 16:36 1 2180
几位应聘斑竹的简历(意见征集期一周)  ...2
2010-4-15 16:34 23 7030
仿真与实际电路
2010-4-15 08:08 2 2811
proteus的完全**版。
2010-4-14 09:04 1 3294
VHDL OR Verilog
2010-4-13 22:32 8 3396
请sinetech、engelbert、jameswangchip 担任斑竹
2010-4-13 11:35 5 2910
nios为什么这么慢?
2010-4-12 09:26 5 5212
NIOSII EDS 9.1 的BUG
2010-4-11 21:45 1 3326
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则