今日: 3|主题: 14222|帖子: 104371 收藏 (179)
初学modelsim 6.0 se遇到的一个问题,急求解决 attach_img
2010-5-6 10:30 0 2471
【求助】:基于verilog的数字密码锁
2010-5-5 23:09 1 3503
VGA字模生成工具可以生成RGB流的
2010-5-4 20:01 0 3175
太好了,21IC终于有了探讨FPGA的专区了!
2010-5-4 11:27 15 3345
请教SPARTAN-3E的一个问题
2010-5-3 10:30 0 2364
航空电子26章AMM
2010-5-1 22:14 1 2704
请教版主一个问题
2010-5-1 14:00 9 3265
Xilinx ISE编译错误警告分析
2010-4-28 20:59 1 3425
问下,编译时候出的这个错误如何解决?
2010-4-28 09:45 3 3541
FPGA引脚直接接6.25V
2010-4-28 09:38 8 3337
FPGA显示实验--CRT与LCD是否可以等同应用
2010-4-27 20:01 2 2862
有人用过altium做VHDL的波形仿真吗?
2010-4-27 16:12 2 3601
xilinx usb cable
2010-4-27 11:52 1 2328
xilinx usb cable
2010-4-27 10:30 0 2758
建了个FPGA交流群,大家共同提高
2010-4-26 19:34 4 2979
FPGA中的VREFB管脚
2010-4-26 15:36 1 4529
请教关于SPARTAN-3E的问题
2010-4-26 13:42 0 2355
做PS2发现的奇怪问题,求解答
2010-4-26 12:40 0 2547
FPGA 下载问题
2010-4-25 22:44 1 2715
请高人帮帮分析这段小程序
2010-4-24 22:49 4 2464
请教FPGA的硬件设计问题,谢谢 attachment
2010-4-24 17:51 16 3689
简直不让人活了。涨的太快了吧
2010-4-24 04:55 5 3089
求购一块二手友晶出品的板子DE0或DE1
2010-4-23 19:51 1 2726
设计一个秒表引发的问题
2010-4-23 14:26 2 2489
按键扫描有问题,帮忙求解一下----很简短的小程序
2010-4-23 09:31 2 2574
ACTEL 嵌入CPU求教
2010-4-21 09:38 3 2878
抢占本版前几贴
2010-4-20 22:07 3 2638
verilog模块例化时,语法问题?
2010-4-20 17:07 2 4661
VHDL求助!!!!
2010-4-19 09:56 4 2814
NIOS IDE是否有BUG啊?
2010-4-18 15:44 1 3154
QuartusII如何把设计导出为verilog HDL源文件
2010-4-17 13:39 3 3637
请问各位大侠,我想学习CPLD,需要学习哪些知识?
2010-4-17 13:33 7 3110
CPLD Warning: LATCH primitive "y$latch" is permanently enabled
2010-4-16 17:46 0 4397
请教一个关于基于FPGA的项目的问题
2010-4-16 12:58 9 3310
如何分配FPGA各个管脚的网络功能
2010-4-16 11:50 6 3326
视频帧如何合并 attach_img
2010-4-16 11:23 13 4324
新手,请教一个VHDL程序编译报错问题
2010-4-15 22:15 1 2522
求助
2010-4-15 16:36 1 2030
几位应聘斑竹的简历(意见征集期一周)  ...2
2010-4-15 16:34 23 6760
仿真与实际电路
2010-4-15 08:08 2 2668
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则