收藏本版 |订阅

今日: 0|主题: 14372|帖子: 104880

FPGA引脚直接接6.25V
2010-4-28 09:38 8 3878
FPGA显示实验--CRT与LCD是否可以等同应用
2010-4-27 20:01 2 3380
有人用过altium做VHDL的波形仿真吗?
2010-4-27 16:12 2 3924
xilinx usb cable
2010-4-27 11:52 1 2663
xilinx usb cable
2010-4-27 10:30 0 3258
建了个FPGA交流群,大家共同提高
2010-4-26 19:34 4 3366
FPGA中的VREFB管脚
2010-4-26 15:36 1 4765
请教关于SPARTAN-3E的问题
2010-4-26 13:42 0 2841
做PS2发现的奇怪问题,求解答
2010-4-26 12:40 0 2837
FPGA 下载问题
2010-4-25 22:44 1 3216
请高人帮帮分析这段小程序
2010-4-24 22:49 4 2798
请教FPGA的硬件设计问题,谢谢 attachment
2010-4-24 17:51 16 4330
简直不让人活了。涨的太快了吧
2010-4-24 04:55 5 3622
求购一块二手友晶出品的板子DE0或DE1
2010-4-23 19:51 1 3075
设计一个秒表引发的问题
2010-4-23 14:26 2 2921
按键扫描有问题,帮忙求解一下----很简短的小程序
2010-4-23 09:31 2 2869
ACTEL 嵌入CPU求教
2010-4-21 09:38 3 3322
抢占本版前几贴
2010-4-20 22:07 3 2965
verilog模块例化时,语法问题?
2010-4-20 17:07 2 4994
VHDL求助!!!!
2010-4-19 09:56 4 3230
NIOS IDE是否有BUG啊?
2010-4-18 15:44 1 3533
QuartusII如何把设计导出为verilog HDL源文件
2010-4-17 13:39 3 3913
请问各位大侠,我想学习CPLD,需要学习哪些知识?
2010-4-17 13:33 7 3573
CPLD Warning: LATCH primitive "y$latch" is permanently enabled
2010-4-16 17:46 0 4684
请教一个关于基于FPGA的项目的问题
2010-4-16 12:58 9 3903
如何分配FPGA各个管脚的网络功能
2010-4-16 11:50 6 3838
视频帧如何合并 attach_img
2010-4-16 11:23 13 4848
新手,请教一个VHDL程序编译报错问题
2010-4-15 22:15 1 2979
求助
2010-4-15 16:36 1 2314
几位应聘斑竹的简历(意见征集期一周)  ...2
2010-4-15 16:34 23 7587
仿真与实际电路
2010-4-15 08:08 2 2973
proteus的完全**版。
2010-4-14 09:04 1 3450
VHDL OR Verilog
2010-4-13 22:32 8 3639
请sinetech、engelbert、jameswangchip 担任斑竹
2010-4-13 11:35 5 3174
nios为什么这么慢?
2010-4-12 09:26 5 5500
NIOSII EDS 9.1 的BUG
2010-4-11 21:45 1 3480
Attempted to access JTAGserver-internal error code 82 occured
2010-4-10 23:07 1 5354
FPGA现在都在什么地方用啊?
2010-4-10 22:09 5 4304
FPGA设计与ASIC设计的类同和区别 ---FPGA设计到ASIC设计的转型
2010-4-10 16:39 6 4714
请教多块芯片同时烧写的问题
2010-4-9 22:22 2 3309
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部