本版专家: gaochy1126
订阅

今日: 0|主题: 7720|帖子: 43029

[FPGA] 快速选型FPGA芯片 转 attach_img
2021-3-10 21:26 1 514
[multisim] Proteus入门教程 attachment
2021-3-9 21:15 1 469
数字电子技术基础 阎石 第四版 attachment agree
2021-3-9 09:13 19 2861
[protel] 突然不能导出BOM表了,请高手指点下!!!谢谢谢谢 attach_img
2021-3-2 08:50 3 1123
急求:几天了。AD09导出bom模板出错 新人帖 attach_img
2021-3-2 08:45 10 2197
[Verilog HDL] VHDL入门与应用_电子书 attachment  ...2
2021-2-28 22:02 42 2058
[FPGA] Verilog数字系统设计教程第二版 attachment  ...2
2021-2-28 21:59 40 1616
[multisim] EDA技术实用教程 attachment  ...2
2021-2-28 21:56 51 2273
[multisim] Multisim精典教程 attachment  ...23
2021-2-28 21:38 54 5980
[cadence] adence入门教程之仿真软件的使用 attachment
2021-2-28 10:24 0 895
数字电子系统设计CPLD的实验指导书 attachment
2021-2-28 10:18 0 585
[FPGA] 复杂电子系统设计与实践 attachment
2021-2-28 10:13 0 681
PROTEUS仿真软件的基本使用教程 attachment
2021-2-28 10:02 0 584
Verilog教程之数字集成电路设计 attachment
2021-2-28 09:56 0 839
[FPGA] 如何实现FPGA门延时 attachment
2021-2-28 09:52 0 1276
Verilog HDL的基础知识详细概述 attachment
2021-2-28 09:51 0 996
[Verilog HDL] EDA技术实用教程VHDL第五版 attachment
2021-2-25 21:44 0 1283
[Verilog HDL] VHDL硬件描述语言 attachment
2021-2-25 21:36 0 866
[Verilog HDL] VHDL数字电路设计教程 attachment
2021-2-25 21:36 0 724
[Verilog HDL] EDA资料 attachment
2021-2-25 21:30 0 413
[FPGA] EDA技术与VHDL attachment
2021-2-25 21:27 0 957
allegro 使用技巧(1)
2021-2-22 21:41 10 1078
转载:Protel99SE在WIN7导入库【File is not recongnized】助手 attach_img
2021-2-22 21:30 6 1063
[Allegro] Cadence Allegro软件操作速成实战100讲-免费分享 attachment  ...23456..7
2021-2-3 16:46 124 22264
[FPGA] 从零开始走进FPGA世界 attachment  ...2
2021-1-30 21:10 63 2241
[FPGA] 高性能FPGA的典型应用 attachment  ...2
2021-1-30 20:57 47 2430
[ISE] Xilinx Vivado软件石皮解方法 attach_img  ...2
2021-1-30 20:41 40 2394
[multisim] Multisim-实用基础教程 attachment  ...2
2021-1-28 14:37 26 3848
[multisim] 电路仿真软件Multisim-11.0安装使用教程及** attachment
2021-1-28 14:36 3 1610
[FPGA] 基于FPGA的嵌入式图像处理系统设计 attachment
2021-1-28 14:28 14 1641
[FPGA] FPGA的硬件基础教程 attachment
2021-1-28 12:47 0 426
[FPGA] CPLD和FPGA的配置与下载的详细资料说明 attachment
2021-1-28 12:46 0 1246
[Verilog HDL] FPGA产生基于LFSR的伪随机数 attach_img
2021-1-28 11:22 0 515
Verilog 浮点数运算模块 attachment
2021-1-28 11:17 0 491
[FPGA] Modelsim使用方法 转 attach_img
2021-1-28 10:28 0 550
[ISE] 一个完整的vivado工程搭建 attach_img
2021-1-28 10:07 0 645
[ISE] Vivado 安装及其石皮解 转 attach_img
2021-1-28 10:06 0 1401
[PADS] 华为内部精品_终端互连PCB设计规范(88页),PCB设计非常有用  ...234
2021-1-26 13:20 77 19864
FPGA选型时的速度等级参数介绍 attach_img
2021-1-25 14:15 0 503
[Verilog HDL] VHDL语言的详细讲解学习课件 attachment
2021-1-25 13:46 0 539
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部