本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7845|帖子: 44078

[cadence] Cadence(allegro)中文教程 attachment
2022-3-25 22:49 12 8320
[FPGA] Altera FPGA CPLD设计(基础篇) attachment
2022-3-15 23:04 2 3064
[Quartus] quartus ii 13版本 中文注释乱码解决办法
2022-3-15 12:54 1 4624
[cadence] 原理图绘制 新人帖
2022-3-10 14:57 0 2504
[Verilog HDL] verilog中assign和always@(*)的区别和值得注意
2022-2-27 18:11 0 2959
[Verilog HDL] Verilog的几个简单语法
2022-2-27 18:10 0 3033
使用assign还是always
2022-2-27 18:04 0 3018
[Verilog HDL] Verilog指令_assign用法
2022-2-27 18:04 0 3084
[Quartus] Quartus II的管脚分配
2022-2-27 15:33 0 4126
[Quartus] Quartus II自动添加管脚分配 attach_img
2022-2-27 15:32 0 3132
[FPGA] quartus如何调用modelsim attach_img
2022-2-27 15:31 2 3583
[protel] 使用protel电路设计软件设计高速PCB
2022-2-27 15:29 1 2526
[FPGA] Quartus工程建立 attachment
2022-2-27 15:27 0 2989
[FPGA] Quartus.II调用ModelSim仿真实例 attachment
2022-2-27 15:26 0 2656
[Verilog HDL] verilog中阻塞赋值和非阻塞赋值的区别 attach_img
2022-2-27 15:13 2 2645
[FPGA] 为FPGA选择最合适的电源管理 attach_img
2022-2-27 15:11 2 2467
[FPGA] 基于模型设计的HDL代码自动生成 attach_img
2022-2-27 15:09 2 3326
[Verilog HDL] FIFO解析攻略
2022-2-27 15:08 1 2258
[Quartus] LogicLock逻辑锁定工具使用技巧 attach_img
2022-2-27 15:07 0 2418
[FPGA] 基于FPGA的FFT算法硬件实现 attach_img
2022-2-27 15:04 0 2788
[Quartus] Quartus II的使用技巧之: 约束及配置工程 attach_img
2022-2-27 15:03 1 4204
[FPGA] Quartus II软件基础介绍 attach_img
2022-2-27 15:02 0 3207
[FPGA] Quartus II添加器件库方法 attach_img
2022-2-27 15:00 0 3958
[Quartus] Quartus II 使用详解 attach_img
2022-2-27 14:57 3 2824
[FPGA] Xilinx FPGA设计专家(基础篇) attach_img
2022-2-24 14:10 1 12152
KiCAD之输出生产文件 新人帖 attach_img
2022-2-21 14:27 0 4611
FPGA控制DDS输出调频信号时,频谱仪上只出来一个下限值(正
2022-2-15 11:39 7 4723
robei EDA工具
2022-2-14 08:42 0 3254
[protel] Altium_Designer_Beta_19.1.4(网盘分享+**)
2022-2-12 11:13 6 3639
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材 新人帖
2022-2-11 22:42 0 3167
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部