本版专家: gaochy1126
今日: 0|主题: 7720|帖子: 43027 收藏 (43)
[Quartus] quartus II关于时钟约束
2021-7-30 17:51 0 8668
[protel] Cadence+SPB+15.7工程实例入门 attachment agree  ...23
2021-7-9 11:51 68 21853
[FPGA] 注册截图 新人帖 attach_img
2021-7-6 10:55 0 13297
[Verilog HDL] 夏宇闻-Verilog经典教程 attachment
2021-7-6 09:36 1 9071
[FPGA] FPGA实现循环冗余校验CRC attachment  ...2
2021-7-5 16:45 45 14579
使用VHDL设计的QuartusⅡ仿真详细资料说明 attach_img  ...2
2021-6-30 21:59 35 12233
[Quartus] QUARTUS II中IP核的调用方法 attach_img  ...2
2021-6-30 21:54 23 16552
[Quartus] Quartus.II调用ModelSim仿真实例 attach_img  ...2
2021-6-30 21:50 23 13174
[Quartus] Synplify和QuartusⅡ逻辑锁设计流程 attach_img  ...2
2021-6-30 21:47 22 15343
[ISE] Xilinx Vivado的使用详细介绍 --创建工程、编写代码、行...  ...2
2021-6-30 21:44 25 13093
[cadence] Cadence从原理图到PCB attachment  ...2
2021-6-30 08:21 36 14612
[FPGA] FPGA基础--绘制时序图
2021-6-29 21:06 0 9991
[Quartus] ModelSim仿真波形保存
2021-6-29 21:05 0 9947
[ISE] Xilinx FIFO IP介绍
2021-6-29 20:59 0 10235
Vivado学习之创建工程的全部流程
2021-6-29 20:56 0 10817
[ISE] Vivado裸机工程搭建教程 attach_img
2021-6-29 20:48 0 9719
[FPGA] 基于FPGA的以太网数据传输硬件 attach_img
2021-6-29 20:43 0 9984
[ISE] 基于vivado的ECO的实现方法 attach_img
2021-6-29 20:41 1 10258
[ISE] vivado使用方法 attach_img
2021-6-29 20:37 1 8397
[FPGA] Xilinx FPGA设计专家(基础篇) attach_img
2021-6-25 21:25 0 9120
[Quartus] Quartus II中管脚上拉电阻应该如何设置 attach_img
2021-6-25 21:19 0 10480
[Quartus] Quartusll的图形输入项目创建教程 attach_img
2021-6-25 21:18 0 9829
[Quartus] Quartus II中Tsu/Tco的约束方法 attach_img
2021-6-25 21:16 0 10098
[FPGA] 西门子 新人帖 attach_img
2021-6-25 12:45 0 10268
[protel] PCB封装库网站使用 attachment
2021-6-24 13:01 1 11432
[PADS] 电子工程师高端PCB设计工具:20种完全免费的PCB设计必备工具 attach_img
2021-6-24 12:56 9 8435
【活动贴】华为公司印制电路板(PCB)设计规范 attachment  ...2
2021-6-21 14:47 29 11944
测评 避免枯燥工作,解放低效时间 attach_img
2021-6-18 15:51 0 6564
[FPGA] 西门子活动 新人帖 attach_img
2021-6-16 17:02 0 6417
关于AD637在cadence仿真中的使用 新人帖
2021-6-16 16:10 0 7328
IEC 62321-7-2:2017和IEC 62321-8:2017
2021-6-15 22:22 0 18267
SignalTap II——基本使用和高级技巧 分享 attach_img
2021-6-14 22:38 0 5929
[protel] 在实际工作中设计产品的元器件选型的问题?
2021-6-7 13:20 0 5436
[FPGA] 为什么我设计的PCB都很少出错,而他们设计的PCB,经常出错 attach_img
2021-6-2 15:58 0 5439
[PADS] 硬件工程师需要知道的DFM可制造性设计 attach_img
2021-6-1 16:20 0 5958
[PADS] 经验|硬件工程师与PCB槽孔斗智斗勇的故事 attach_img
2021-5-31 18:31 2 4805
[protel] cadence pspice仿真实例教程 attachment agree  ...2345
2021-5-31 18:18 85 32027
[Allegro] 用这个方法检查分析PCB,助你一版成功 attach_img
2021-5-31 17:21 0 4199
[Verilog HDL] 利用Verilog-HDL实现基于FPGA的分频方法 attachment  ...2
2021-5-31 15:19 31 6590
Xilinx与Altera的FPGA区别  ...2
2021-5-30 22:37 44 5780
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则