本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7845|帖子: 44078

[FPGA] Xilinx的Vivado与ISE区别
2022-8-31 22:07 0 2840
[protel] PADS打开PCB文件时出现提示:发生严重的运行时错误 attach_img
2022-8-31 22:04 0 3688
[protel] PADS转AD的格式以及错误处理 attach_img
2022-8-31 22:03 0 2730
[protel] 如何用PADS打开AD的PCB文件 attach_img
2022-8-31 22:02 0 3042
[protel] PADS工程文件导入AD attach_img
2022-8-31 22:02 0 2749
[protel] 将Eagle电路图格式转换成Altium Designer格式
2022-8-31 22:01 0 3037
[protel] eagle打开的brd和sch转换为AD打开的原理图和PCB attach_img
2022-8-31 22:00 0 2496
[FPGA] IPC-9704标准丨PCB应力应变测试仪测试分析 新人帖
2022-8-31 20:07 1 3159
[Verilog HDL] Verilog 中 task的使用方法
2022-8-30 21:46 0 2634
[Verilog HDL] Verilog 循环语句 attach_img
2022-8-30 21:45 0 2498
[Verilog HDL] verilog的testbench
2022-8-30 21:45 0 2740
[FPGA] Testbench文件 attach_img
2022-8-30 21:44 0 2640
[protel] 层次化原理图的设计 attach_img
2022-8-30 21:40 2 2811
[CPLD] Altium Designer 常用快捷键
2022-8-30 21:36 0 2643
立创开源|可拼接点阵屏 attach_img
2022-8-30 21:24 2 3105
python文件打包成exe可执行文件
2022-8-25 14:43 0 2985
[Verilog HDL] Verilog知识大全 attach_img
2022-8-8 14:59 15 3396
10G以太网光接口的FPGA实现
2022-8-7 18:37 2 4400
[Verilog HDL] Verilog语法 attach_img
2022-7-31 21:30 5 3218
[Verilog HDL] Verilog HDL | 简介与基本语法 attach_img
2022-7-31 21:20 5 2974
[FPGA] PCB应力应变测试分析---IPC-9704基础
2022-7-9 14:46 0 3812
[Allegro] Allegro怎么从2层板添加层到4层板 attach_img
2022-6-30 21:48 38 4727
[cadence] 怎么避免信号之间的串扰问题 attach_img  ...2
2022-6-30 21:45 48 4519
[FPGA] Cadence/Allegro学习笔记 attach_img
2022-6-30 21:42 32 4355
[cadence] Allegro:绘制PCB attach_img
2022-6-30 21:34 29 3794
[cadence] 从Altium原理图迁移转换到Cadence attach_img
2022-6-30 21:31 25 4161
[Allegro] Allegro约束管理器的设置 attach_img
2022-6-30 20:47 1 3022
[Allegro] ALLEGRO 焊盘设计器菜单流程 attach_img
2022-6-30 20:39 0 2855
稳压二极管、发光二极管、光敏二极管 attach_img
2022-6-30 20:38 1 2887
[protel] Altium Designer原理图电气连接的放置 attach_img
2022-6-30 20:37 1 3392
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部