本版专家: gaochy1126
今日: 0|主题: 7644|帖子: 42663 收藏 (42)
Xilinx与Altera的FPGA区别  ...2
2021-5-30 22:37 44 5465
[FPGA] ALTLVDS_TX核外部pll模式调试  ...2
2021-5-30 22:33 43 5240
[protel] PCB设计如何消除电磁干扰? attach_img  ...2
2021-5-30 22:30 41 4991
[protel] pcb板快速抄板的步骤教程 attach_img  ...2
2021-5-30 22:26 42 5563
[protel] EAGLE的PCB文件转成PROTEL格式PCB文件 attach_img  ...2
2021-5-30 22:23 43 5607
[FPGA] FPGA FIFO注意细节
2021-5-29 07:59 0 3873
[Quartus] Altera FPGA程序固化
2021-5-29 07:58 1 4256
[FPGA] FPGA生成JIC方法
2021-5-29 07:55 1 4038
[Quartus] Quartus II 原理图输入设计 attach_img
2021-5-29 07:51 0 4034
使用锁相环(PLL)IP核
2021-5-29 07:43 3 4580
[FPGA] 简易仿真教程
2021-5-29 07:37 0 3152
Quartus II调用modelsim仿真 attach_img
2021-5-29 07:36 2 3120
[Quartus] Quartus II 功能仿真设置流程 attach_img
2021-5-29 07:32 2 2978
[Quartus] QuartusII13.0使用教程详解 attach_img
2021-5-29 07:30 3 3430
[Quartus] EDA技术常用的软件有哪些
2021-5-29 07:25 0 3500
[protel] protel中PCB板大小的自定义方法
2021-5-28 21:45 0 2878
[FPGA] Protel99库添加助手使用方法 attach_img
2021-5-28 21:41 1 3287
PCB设计布线如何做好电磁兼容设计?
2021-5-28 21:35 0 2783
[protel] PCB layout设计技巧大放送 attach_img
2021-5-28 21:34 0 2888
[protel] PCB设计软件Protel99 SE建立PCB文件的方法 attach_img
2021-5-28 21:32 0 2932
[protel] Protel99 SE 转Gerber Files的详细流程 attach_img
2021-5-28 21:28 1 3037
[FPGA] PCB设计时高深的设计隐患 attach_img
2021-5-25 16:35 0 2823
[Allegro] 讨论 | 解决PCB设计难题,痛击风险漏洞 attach_img
2021-5-21 17:04 0 2804
[PADS] 【PCB设计】作为PCB工程师你绝对不能忽略这一点 attach_img
2021-5-17 15:52 0 2918
[protel] 华为PCB的设计规范资料 attachment
2021-5-12 10:35 2 2807
FPGA Verilog开发实战指南基于Xilinx Spartan6 attachment  ...2
2021-5-11 20:17 42 5174
[PADS] PADS做好封装后画原理图添加元件时出错求指点!
2021-5-6 14:23 2 5782
[FPGA] IP核在FPGA设计中的作用 转载 attach_img  ...2
2021-4-30 22:01 42 4829
[FPGA] FPGA自创用户IP核创建与封装流程  ...2
2021-4-30 21:59 40 4825
[Verilog HDL] verilog分享--verilog快速掌握之模块例化.pdf attachment  ...2
2021-4-30 21:58 44 3955
[ISE] VIVADO-2017更换文本编辑器(vs code)  ...2
2021-4-30 21:54 48 5058
[ISE] vivado中license获取及安装
2021-4-30 20:32 0 2906
FPGA实现IP核之PLL实验 attach_img
2021-4-30 20:22 0 2476
[FPGA] FPGA-ip核的使用 attach_img
2021-4-30 20:19 0 2530
初识ZYNQ结构 attach_img
2021-4-30 20:12 0 2478
Zynq-7000能干什么及其设计流程 attach_img
2021-4-30 20:11 0 2652
[Quartus] TimeQuest静态时序分析 attachment
2021-4-30 16:52 0 2082
[FPGA] Cyclone_IV_器件中的时钟网络与PLL attachment
2021-4-30 16:48 0 2315
[Quartus] altera下载的教程 attachment
2021-4-30 16:46 0 2085
[FPGA] 从赛灵思FPGA设计流程看懂FPGA设计 attach_img
2021-4-30 16:29 0 2419
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则