EDA 技术

今日: 0|主题: 7815|帖子: 43801

1 ... 11 12 13 141516 17 18 19 ... 196 / 196 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Quartus] Quartus II的使用技巧之：约束及配置工程 ar gaochy1126 2022-2-27 15:03 1 4152
[FPGA] Quartus II软件基础介绍 ar gaochy1126 2022-2-27 15:02 0 3188
[FPGA] Quartus II添加器件库方法 ar gaochy1126 2022-2-27 15:00 0 3942
[Quartus] Quartus II 使用详解 ar gaochy1126 2022-2-27 14:57 3 2812
[FPGA] Xilinx FPGA设计专家(基础篇) FPGA设计 XILINX AC gaochy1126 2022-2-24 14:10 1 12146
KiCAD之输出生产文件输出 KiCAD AC shine9547788 2022-2-21 14:27 0 4572
FPGA控制DDS输出调频信号时，频谱仪上只出来一个下限值（正 DDS 频谱仪控制冰妃袭阳SS 2022-2-15 11:39 7 4702
robei EDA工具 Robei EDA 设计 zhuheqiang1 2022-2-14 08:42 0 3236
[protel] Altium_Designer_Beta_19.1.4(网盘分享+*) Altium Beta designer 287677728 2022-2-12 11:13* 6 3626
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材韩先生攻城狮 2022-2-11 22:42 0 3156
国产替代风起，嘉立创EDA打破海外巨头垄断立创EDA 软件电路 Mo01 2022-2-11 15:14 2 6253
[CPLD] 请问大家一般用什么型号的CPLD,比较好买的 PLD 星空之子 2022-2-10 10:14 2 5688
[ISE] VIVADO约束向导 AD vi Vivado gaochy1126 2022-1-30 16:49 0 2963
[ISE] VIVADO CORDIC IP核 AD ic ip gaochy1126 2022-1-30 16:48 0 4006
[ISE] VIVADO抓取信号 AD vi Vivado gaochy1126 2022-1-30 16:47 0 3700
[ISE] vivado IP核调用 AD ip vi gaochy1126 2022-1-30 16:39 3 3032
[ISE] 提升Vivado编译速度 AD vi 速度 gaochy1126 2022-1-30 16:38 0 2769
[Quartus] Quartus II 管脚分配 ar 管脚分配 gaochy1126 2022-1-30 16:36 3 3502
[ISE] Vivado管脚定义方法 AD vi 管脚 gaochy1126 2022-1-30 16:34 2 3165
[FPGA] Modelsim与ISE/Vivado联合仿真相关设置 AD models se gaochy1126 2022-1-30 16:33 1 2939
[ISE] Vivado联合modelsim仿真 AD models vi gaochy1126 2022-1-30 16:21 2 2949
[ISE] vivado保存debug波形 AD UG vi gaochy1126 2022-1-30 16:20 1 3258
[FPGA] vivado 时序约束 AD vi Vivado gaochy1126 2022-1-30 16:19 1 3529
[FPGA] Vivado HLS 程序优化 AD vi Vivado gaochy1126 2022-1-30 16:17 4 3188
[ISE] Vivado Simulator基本操作 AC AD imu gaochy1126 2022-1-30 16:14 2 3363
[ISE] 安装vivado AD vi Vivado gaochy1126 2022-1-30 16:13 1 2650
[ISE] Vivado中如何将配置程序固化到FLASH AD vi flash gaochy1126 2022-1-30 16:12 1 3257
[FPGA] FPGA的基本工作原理 Xilinx和Altera对比 AC TE gaochy1126 2022-1-27 22:15 0 2835
[FPGA] Altera的FPGA的AS、PS和Jtag配置模式的区别 TE ps gaochy1126 2022-1-27 22:14 0 2719
[cadence] Orcad PSpice教程 AI Train AD gaochy1126 2022-1-27 21:19 0 3052
[FPGA] Verilog硬件描述语言参考手册 AC AD verilo gaochy1126 2022-1-27 20:44 1 2868
[cadence] 不用重新走线快速修改差分线参数的方法 pc PCB 仿真飞之天之飞 2022-1-23 15:34 0 3311
[multisim] 基于Multisim14仿真的简易信号发生器转 ...2 AC TI multisim14 gaochy1126 2021-12-31 20:57 42 4783
[multisim] Protues 8.6 详细安装步骤 ...2 AD PROTUES AC gaochy1126 2021-12-31 20:01 41 4642
[FPGA] Vivado ECO实例教程 ...2 AD vi gaochy1126 2021-12-31 19:58 44 4579
[FPGA] Vivado常见问题集锦转发 ...2 AC AD vi gaochy1126 2021-12-31 19:57 41 4854
[multisim] Proteus仿真入门之LED点灯 ...2 Prote TE proteu gaochy1126 2021-12-31 19:43 42 5073
[FPGA] vivado三种常用IP核的调用 AD ip vi gaochy1126 2021-12-31 19:21 0 2692
[FPGA] 解决ubuntu16.04中vivado Docnav无法打开的问题 AD adv vi gaochy1126 2021-12-31 19:20 0 4466
[FPGA] 关于Xilinx Docnav 使用这些事 gaochy1126 2021-12-31 19:19 0 2546

1 ... 11 12 13 141516 17 18 19 ... 196 / 196 页下一页

今日: 0|主题: 7815|帖子: 43801

快速发帖

浏览过的版块