本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7845|帖子: 44078

[Verilog HDL] 有限状态机
2024-1-29 21:59 0 16382
[protel] 串口调试工具 attachment
2024-1-29 21:58 0 14906
[protel] CC2530+CC2592远距离模块资料 attachment
2024-1-29 21:57 0 14876
[ISE] Modelsim安装与配置说明 attachment
2024-1-29 21:55 0 14818
[ISE] Vivado库编译与设置说明 attachment
2024-1-29 21:55 0 15723
[multisim] 编程图解入门教程 attachment
2024-1-29 21:54 0 14932
这两个EDA软件一样吗?
2024-1-29 21:53 1 15437
[protel] 探秘新一代电子EDA软件—TARGET 3001!值得一试!(附:安装说明)
2024-1-15 10:48 0 15002
[Allegro] 关于allegro光绘文件时丝印层的问题? attach_img
2023-12-12 11:55 2 15841
[FPGA] 1.Idelay 如何添加? attach_img
2023-12-5 15:14 1 13746
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 11289
[protel] Verilog中的运算符
2023-11-30 20:52 0 11423
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 11615
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 11735
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 12065
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 11518
[protel] Altium Designer 19使用问题之十三
2023-10-13 14:32 0 12537
[protel] Altium Designer 铺铜设置 要怎么设置才能使得边边角角 更圆滑 就是钝角一样 不尖锐 灌铜... attach_img
2023-10-11 18:21 0 12634
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 12765
[Verilog HDL] Verilog几个这样的写法
2023-8-31 23:01 1 12357
[Verilog HDL] verilog中符号位的扩展问题
2023-8-31 22:24 0 12549
[Verilog HDL] verilog,有符号数的运算
2023-8-31 22:23 0 12768
[Verilog HDL] verilog的结构化、数据流、行为级描述方式
2023-8-31 22:23 0 12710
[Verilog HDL] verilog中的基本数据类型
2023-8-31 22:22 0 12409
[Verilog HDL] Verilog 模块例化
2023-8-31 22:22 0 12422
[PADS] PADS和AD 哪个好用啊?  ...2
2023-7-31 21:39 30 27300
[Verilog HDL] 简单测试文件编写
2023-7-28 18:07 1 12181
[Verilog HDL] 测试文件
2023-7-28 18:05 1 12174
[Verilog HDL] 有限状态机(FSM)
2023-7-28 18:04 1 12419
[Verilog HDL] 异步复位电路
2023-7-28 18:03 1 11869
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部