EDA 技术

今日: 0|主题: 7815|帖子: 43801

1 ... 7 8 9 101112 13 14 15 ... 196 / 196 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Allegro] 使用Allegro的一些小技巧 ALLEGRO 王小琪 2023-1-10 15:09 0 2304
[cadence] Cadence: 两个实用的快捷键 AD CAD cadence gaochy1126 2022-12-31 22:12 24 2393
[protel] AD中如何进行拼板 AD gaochy1126 2022-12-31 22:04 22 3980
[cadence] cadence操作常用快捷键 AD CAD cadence gaochy1126 2022-12-31 22:02 26 2538
[protel] Altium Designer20 多层介绍常用的几种 Altium Design Designe gaochy1126 2022-12-31 21:53 24 2171
[FPGA] 同步下降沿检测 gaochy1126 2022-12-31 21:49 24 1965
[ISE] Vivado常见问题集锦 Wire 信号数据类型 gaochy1126 2022-12-29 22:04 0 2291
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2022-12-29 22:01 0 1664
[Verilog HDL] 2-4线译码器译码译码器 gaochy1126 2022-12-29 21:59 0 1769
[Verilog HDL] 3-8线译码器译码译码器 gaochy1126 2022-12-29 21:58 1 1859
[Verilog HDL] 四选一多路选择器多路选择器 gaochy1126 2022-12-29 21:57 1 1821
[Verilog HDL] SR触发器触发触发器 gaochy1126 2022-12-29 21:56 0 1680
QUARTUS波形仿真教程 UART 仿真 gaochy1126 2022-12-29 21:48 2 1691
[ISE] HDL/XDC中设置综合属性 HDL dc hd gaochy1126 2022-12-29 21:27 8 1807
[ISE] VIVADO 综合属性 ASYNC_REG = “TRUE“ AD Vivado vi gaochy1126 2022-12-29 21:25 1 1566
[protel] AD PCB如何拼板 AD PCB pc gaochy1126 2022-12-29 21:06 2 1968
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1446
[protel] Altium Designer19 多层板设计 Altium Design Designe gaochy1126 2022-12-29 20:51 2 2036
[cadence] 混合仿真方法及技巧仿真 gaochy1126 2022-12-29 20:35 4 1919
[cadence] Cadence电路原理图全部变成黄色如何解决？ AD CAD cadence gaochy1126 2022-12-29 20:27 1 3411
[cadence] Cadence LVS检查配置文件错误 AD CAD cadence gaochy1126 2022-12-29 20:26 0 2137
6个IO引脚有电平变化的时候需要发出一个脉冲，用Verilog写 FPGA ywzqdpj 2022-12-29 20:17 2 2876
[FPGA] verilog语言中模块的端口的输入类型 Wire module 输出 tao180539 2022-12-29 20:15 1 1738
KiCad 的 Git 差异工具 KiCAD GIT AC 饕餮人 2022-12-8 14:23 6 11661
[PADS] PADS9.5中文使用教程 ...2 pads9.5 AC usysm 2022-12-5 14:35 36 8184
[ISE] 时序约束时序 gaochy1126 2022-11-30 22:13 1 2103
[FPGA] Vivado介绍 AD Vivado vi gaochy1126 2022-11-30 21:02 5 2206
[FPGA] Vivado IP核：FFT实验 AD Vivado fft gaochy1126 2022-11-30 21:00 5 2414
[FPGA] Vivado 调用IP核 AD Vivado ip gaochy1126 2022-11-30 20:57 5 3992
[ISE] ISE工程移植到VIVADO AD Vivado se gaochy1126 2022-11-30 20:54 5 2351
三星流行手机电路图三星手机电路图 AC RaiseCom 2022-11-17 10:26 3 2972
[cadence] cadence操作常用快捷键 AD CAD cadence gaochy1126 2022-10-31 23:14 1 3112
[cadence] Cadence电路原理图全部变成黄色如何解决？ AD CAD cadence gaochy1126 2022-10-31 23:12 1 3051
[cadence] Cadence数模混合仿真方法及技巧 AD CAD cadence gaochy1126 2022-10-31 23:10 5 3969
[cadence] inverter的版图验证 INVERTER TE gaochy1126 2022-10-31 23:08 6 2616
[protel] 有哪些值得推荐的EDA工具？ gaochy1126 2022-10-31 23:02 1 2793
请教一下DDR2的信号问题 DDR 信号 FPGA 水畔天蓝 2022-10-23 10:49 13 7737
[protel] 电路板的布线设计布线设计 gaochy1126 2022-9-30 16:50 18 3397
[protel] pcb布线规则 pc gaochy1126 2022-9-30 16:42 3 2427
[protel] Altium Designer PCB各层的含义 TI ig pc gaochy1126 2022-9-30 16:37 2 2782

1 ... 7 8 9 101112 13 14 15 ... 196 / 196 页下一页

今日: 0|主题: 7815|帖子: 43801

快速发帖

浏览过的版块