EDA 技术

今日: 0|主题: 7720|帖子: 43027 收藏 (43)

1 ... 2 3 4 5 678 9 10 11 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] Altium Designer系列：添加泪滴 Altium Design Designe gaochy1126 2023-3-18 16:15 0 8478
[protel] Altium Designer中等长线的一种典型画法 Altium Design Designe gaochy1126 2023-3-18 16:11 0 8582
[protel] Altium Designer软件绘制等长走线 Design des 软件 gaochy1126 2023-3-18 15:10 0 8958
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8386
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8521
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8545
[protel] Altium Designer使用方法 Altium Design Designe gaochy1126 2023-3-14 16:24 10 10343
[protel] Altium Designer设计的小技巧 Altium Design Designe gaochy1126 2023-3-14 16:15 2 8436
Altium designer快速入门 Altium Design Designe gaochy1126 2023-3-14 15:55 5 8429
[protel] Altium Designer快捷键 Altium Design Designe gaochy1126 2023-3-14 15:45 1 7253
[protel] Altium Designer常用快捷键 Altium Design Designe gaochy1126 2023-3-14 15:43 0 7242
[protel] 如何把立创EDA上导出的原理图和封装导入AD的元件库 AD EDA 元件 gaochy1126 2023-3-14 15:28 0 8317
[protel] Altium Designer 下载及安装 Altium Design Designe gaochy1126 2023-3-14 15:11 1 7209
[protel] Altium Designer官方超酷pcb布线视频下载（共六集） ...2 3 4 5 6..27 Altium designer pcb布线 forgot 2023-3-10 11:15 524 126621 1
丝印转pdf，怎么让要显示的丝印图铺满整个纸张 pd niu3jin 2023-3-9 17:08 11 5823
[protel] PADS元件外框丝印元件 pads Bottom qiseqiu 2023-3-9 16:53 4 6323
[protel] Altium09的PCB界面中选中元器件时怎么选不中丝印标号了？ Altium PCB 元器件 xiaobinshenzhen 2023-3-9 16:50 8 9065
[protel] Protel 99 SE 画 PCB时，丝印层如何只显示零件位置，不显示零件参数？ PCB protel se luckay 2023-3-9 16:40 9 9953
[Quartus] Quartus II中的Waring UART gaochy1126 2023-2-28 22:35 0 6351
[Quartus] Quartus II 中 Verilog 常见警告/错误汇总 UART verilo gaochy1126 2023-2-28 22:34 1 7457
[FPGA] FPGA的管脚分配 FPGA PGA 管脚 gaochy1126 2023-2-28 22:33 3 4909
[Quartus] 如何在Quartus II中设置Virtual pin UART Virtual gaochy1126 2023-2-28 22:30 0 4448
[Quartus] 设置 Quartus II 的仿真时间大于 1us UART 仿真 gaochy1126 2023-2-28 22:29 0 4479
[Quartus] quartus II输入原理图及仿真步骤 UART 仿真 gaochy1126 2023-2-28 22:29 6 3733
[Verilog HDL] 毛刺滤除的代码应该如何写如图时钟信号 gaochy1126 2023-2-28 22:19 24 3964
[Verilog HDL] 组合逻辑电路毛刺产生原因及防止办法输出信号 gaochy1126 2023-2-28 22:17 24 3889
[Verilog HDL] Verilog中reg和wire的区别总结设计输入输出模块 gaochy1126 2023-2-28 22:15 24 3527
[Verilog HDL] Verilog中begin...end和fork....join的区别和用法 TEST Wire Input gaochy1126 2023-2-28 22:13 24 4174
[FPGA] Verilog中wire与reg类型的区别信号组合触发 gaochy1126 2023-2-28 22:11 24 3713
[CPLD] quartus ii 与 modelsim联合仿真方法 LSI SIM gaochy1126 2023-2-28 22:09 3 3265
[Quartus] Modelsim仿真设置 LSI SIM model gaochy1126 2023-2-28 22:08 4 3421
[Quartus] QUATURSII中如何与UE关联 RS gaochy1126 2023-2-28 22:05 0 2820
[Quartus] Quartus II使用入门 UART gaochy1126 2023-2-28 22:04 4 3149
pads pcb元件封装设置高度 MM 如图蜂鸣器 vitohu 2023-2-21 17:58 0 2787
[Verilog HDL] Verilog自学时序触发器 AC gaochy1126 2023-2-18 15:50 0 2900
[Verilog HDL] 关于Verilog中begin···end语句执行顺序时序逻辑时序阻塞赋值 gaochy1126 2023-2-18 15:45 0 2632
[Verilog HDL] verilog去除毛刺的方法 ST 硬件信号 gaochy1126 2023-2-18 15:39 0 2583
[Verilog HDL] verilog中的毛刺产生 se ST GS gaochy1126 2023-2-18 14:55 0 2606
[Verilog HDL] Verilog中毛刺问题时钟电平 gaochy1126 2023-2-18 14:45 0 2664
[cadence] 坐标北京，寻找兼职PCB设计 xinzhongyun 2023-2-15 23:47 0 2482