EDA 技术

今日: 0|主题: 7664|帖子: 42698 收藏 (43)

1 ... 2 3 4 5 678 9 10 11 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] 例说Verilog和VHDL的区别，助你选择适合自己的硬件描述语言 HDL VHDL hd gaochy1126 2023-1-31 21:02 7 1762
[cadence] OrCAD Capture使用小技巧 AD CAD CAPTURE 王小琪 2023-1-10 15:27 0 3420
[Allegro] 使用Allegro的一些小技巧 ALLEGRO 王小琪 2023-1-10 15:09 0 1502
[cadence] Cadence: 两个实用的快捷键 AD CAD cadence gaochy1126 2022-12-31 22:12 24 1759
[protel] AD中如何进行拼板 AD gaochy1126 2022-12-31 22:04 22 2450
[cadence] cadence操作常用快捷键 AD CAD cadence gaochy1126 2022-12-31 22:02 26 1829
[protel] Altium Designer20 多层介绍常用的几种 Altium Design Designe gaochy1126 2022-12-31 21:53 24 1693
[FPGA] 同步下降沿检测 gaochy1126 2022-12-31 21:49 24 1615
[ISE] Vivado常见问题集锦 Wire 信号数据类型 gaochy1126 2022-12-29 22:04 0 1526
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2022-12-29 22:01 0 1402
[Verilog HDL] 2-4线译码器译码译码器 gaochy1126 2022-12-29 21:59 0 1519
[Verilog HDL] 3-8线译码器译码译码器 gaochy1126 2022-12-29 21:58 1 1565
[Verilog HDL] 四选一多路选择器多路选择器 gaochy1126 2022-12-29 21:57 1 1595
[Verilog HDL] SR触发器触发触发器 gaochy1126 2022-12-29 21:56 0 1506
QUARTUS波形仿真教程 UART 仿真 gaochy1126 2022-12-29 21:48 2 1345
[ISE] HDL/XDC中设置综合属性 HDL dc hd gaochy1126 2022-12-29 21:27 8 1341
[ISE] VIVADO 综合属性 ASYNC_REG = “TRUE“ AD Vivado vi gaochy1126 2022-12-29 21:25 1 1186
[protel] AD PCB如何拼板 AD PCB pc gaochy1126 2022-12-29 21:06 2 1274
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1221
[protel] Altium Designer19 多层板设计 Altium Design Designe gaochy1126 2022-12-29 20:51 2 1207
[cadence] 混合仿真方法及技巧仿真 gaochy1126 2022-12-29 20:35 4 1264
[cadence] Cadence电路原理图全部变成黄色如何解决？ AD CAD cadence gaochy1126 2022-12-29 20:27 1 2466
[cadence] Cadence LVS检查配置文件错误 AD CAD cadence gaochy1126 2022-12-29 20:26 0 1552
6个IO引脚有电平变化的时候需要发出一个脉冲，用Verilog写 FPGA ywzqdpj 2022-12-29 20:17 2 2531
[FPGA] verilog语言中模块的端口的输入类型 Wire module 输出 tao180539 2022-12-29 20:15 1 1480
KiCad 的 Git 差异工具 KiCAD GIT AC 饕餮人 2022-12-8 14:23 6 11320
[PADS] PADS9.5中文使用教程 ...2 pads9.5 AC usysm 2022-12-5 14:35 36 7201
[ISE] 时序约束时序 gaochy1126 2022-11-30 22:13 1 1570
[FPGA] Vivado介绍 AD Vivado vi gaochy1126 2022-11-30 21:02 5 1618
[FPGA] Vivado IP核：FFT实验 AD Vivado fft gaochy1126 2022-11-30 21:00 5 1928
[FPGA] Vivado 调用IP核 AD Vivado ip gaochy1126 2022-11-30 20:57 5 2133
[ISE] ISE工程移植到VIVADO AD Vivado se gaochy1126 2022-11-30 20:54 5 1766
三星流行手机电路图三星手机电路图 AC RaiseCom 2022-11-17 10:26 3 2572
[cadence] cadence操作常用快捷键 AD CAD cadence gaochy1126 2022-10-31 23:14 1 2402
[cadence] Cadence电路原理图全部变成黄色如何解决？ AD CAD cadence gaochy1126 2022-10-31 23:12 1 2490
[cadence] Cadence数模混合仿真方法及技巧 AD CAD cadence gaochy1126 2022-10-31 23:10 5 2911
[cadence] inverter的版图验证 INVERTER TE gaochy1126 2022-10-31 23:08 6 2269
[protel] 有哪些值得推荐的EDA工具？ gaochy1126 2022-10-31 23:02 1 2470
请教一下DDR2的信号问题 DDR 信号 FPGA 水畔天蓝 2022-10-23 10:49 13 6979
[protel] 电路板的布线设计布线设计 gaochy1126 2022-9-30 16:50 18 2392