EDA 技术

今日: 1|主题: 7584|帖子: 42562 收藏 (42)

1 ... 6 7 8 91011 12 13 14 ... 190 / 190 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] VIVADO常见警告、错误及解决方法 AD vi gaochy1126 2021-12-31 19:16 0 2791
[FPGA] vivado综合常见报错 AD vi gaochy1126 2021-12-31 19:16 0 2129
[FPGA] Modelsim独立仿真Vivado Clocking Wizard IP Core AC AD ar gaochy1126 2021-12-31 19:15 0 2281
[FPGA] Tcl在Vivado中的使用 AD tc vi gaochy1126 2021-12-31 19:14 0 2351
[FPGA] Vivado下如何阅读时序报告 AD vi gaochy1126 2021-12-31 19:12 0 2131
[FPGA] HDL/XDC中设置综合属性 AD dc hd gaochy1126 2021-12-31 19:12 0 2124
[FPGA] Vivado开发流程 AD vi gaochy1126 2021-12-31 19:09 1 2117
[FPGA] Vivado下载很慢的解决办法 AD vi gaochy1126 2021-12-31 19:03 0 2265
[FPGA] Quartus和Vivado简单教程转 AD ar vi gaochy1126 2021-12-30 23:59 0 2397
[multisim] roteus8.6学单片机系列-工程建立 AD TE 单片机 gaochy1126 2021-12-30 23:55 0 2221
[multisim] Multisim电路仿真 TI multisim 电路仿真 gaochy1126 2021-12-30 23:53 0 2098
[multisim] Multisim仿真入门教程 TI multisim仿真 AC gaochy1126 2021-12-30 23:51 0 2081
[Verilog HDL] VHDL语言100例详解 ...2 3 4 5 6..7 vhdl语言基础知识 hellonihao 2021-12-30 23:48 124 31797
倾情回馈——大量verilog设计资料 ...2 verilog verilo Verilog语言 seaboy6 2021-12-30 23:45 38 5935
[cadence] Cadence16.5pspice教程全集 ...2 3 4 5 cadence16.5 PSPICE 仿真 Three_water 2021-12-30 23:41 123 19312 58
[Allegro] Allegro合集 ...2 3 4 ALLEGRO HID IDE hobbye501 2021-12-28 11:47 72 17115 56
[PADS] PADS Router 建立差分对被拒，因为网络中存在铜箔/覆铜/平面层 pads router 网络 xilibubo2 2021-12-25 09:57 1 4421
[multisim] 抬升电压被放大怎么办 AC 电压仿真 2287312853 2021-11-29 21:14 0 2847
Allegro 快捷键设置（二）快捷键 ALLEGRO ck gaochy1126 2021-11-28 20:52 0 2972
[FPGA] 设置allegro的快捷键快捷键 ALLEGRO se gaochy1126 2021-11-28 20:52 0 2917
Allegro PCB pc PCB ALLEGRO gaochy1126 2021-11-28 20:46 6 5691
[protel] Allegro PCB 转 PADS Layout AC AD PA gaochy1126 2021-11-28 20:44 2 2978
[protel] allegro和ad9之间的转换 AC AD ALLEGRO gaochy1126 2021-11-28 20:42 1 3117
[protel] allegro封装制作 ALLEGRO 元件 gaochy1126 2021-11-28 20:41 3 2708
[FPGA] Vivado固化至SPI Flash AD pi vi gaochy1126 2021-11-28 20:39 0 2662
[FPGA] vivado烧写bin文件到flash 中 AD vi gaochy1126 2021-11-28 20:38 0 2540
[FPGA] 几款开源RISC-V处理器 AC 开源 RISC-V处理器 gaochy1126 2021-11-28 20:31 0 2682
[FPGA] 要让RISC-V跑起来究竟需要多大的FPGA？ FPGA RISC-V TE gaochy1126 2021-11-28 20:29 0 2648
[FPGA] 使用vivado生成.mcs文件并固化到flash的操作 AD vi Vivado gaochy1126 2021-11-28 20:28 1 2686
[FPGA] Vivado两种生成、固化烧录文件 AD vi Vivado gaochy1126 2021-11-28 20:25 2 2743
[ISE] 关于ISE与win8和win10不兼容性解决办法 cw se win8 gaochy1126 2021-11-28 20:21 0 2518
[ISE] ISE14.7安装教程（转） AC se ISE14.7 gaochy1126 2021-11-28 20:20 1 2638
[ISE] ISE14.7下载链接 progra se ISE14.7 gaochy1126 2021-11-28 20:19 0 2502
[FPGA] ISE14.7使用教程 TI ig pc gaochy1126 2021-11-28 20:17 5 2929
[FPGA] 如何运用Altium Designer拼板？ TI ig Altium gaochy1126 2021-11-28 20:04 1 2668
[multisim] 四层板的拼版方法 AC PCB pc gaochy1126 2021-11-28 20:03 0 2635
[protel] Altium Designer之拼板设计笔记转 AC TI ig gaochy1126 2021-11-28 20:00 0 2784
[protel] 在Altium Designer 进行PCB设计的拼板操作 pc ig TI gaochy1126 2021-11-28 19:59 1 2710
[protel] Altium Designer之DRC检查学习笔记 ...2 rc Altium rc gaochy1126 2021-11-23 13:19 52 18005
PADS原理图下一个元器件对应多个PCB封装导出封装不对 robin_chen559 2021-11-17 11:24 3 8097