EDA 技术

今日: 0|主题: 7665|帖子: 42705 收藏 (43)

1 ... 6 7 8 91011 12 13 14 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] protel和Altium是什么关系？ Prote TE TI gaochy1126 2022-4-30 19:39 2 4566
[protel] Altium Designer库文件与Protel 99SE库文件转化 Prote TE TI gaochy1126 2022-4-30 19:39 1 4426
[cadence] allegro中10mil过孔 ALLEGRO TE se gaochy1126 2022-4-30 19:30 0 3217
[protel] PCB 18种特殊走线的画法与技巧 pc PCB 走线 gaochy1126 2022-4-30 19:28 12 3257
[cadence] Allegro 使用技巧使用 ALLEGRO ck gaochy1126 2022-4-30 19:23 2 3292
[FPGA] EDA软件国内外发展情况调研 EDA EDA软件 EDA设计爱电子的哥哥 2022-4-30 10:00 0 5561
[cadence] 新手请教一下，刚下完cadence打开capture CIS报错怎么解决？ cadence CAPTURE cis wpp8504 2022-3-31 23:56 1 3785
[Verilog HDL] 怎样理解Verilog中的assign？ ig verilo gaochy1126 2022-3-31 23:18 0 3314
[Verilog HDL] 学习Verilog的三个阶段转发 verilo gaochy1126 2022-3-31 23:17 0 3394
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2022-3-31 23:16 0 3357
[FPGA] Verilog语法入门 verilo gaochy1126 2022-3-31 23:15 0 3291
[FPGA] Modelsim-Altera 仿真 TE models gaochy1126 2022-3-31 23:14 1 3516
[FPGA] quartusii各种仿真概念 ar gaochy1126 2022-3-31 23:12 0 3051
[multisim] quartus II输入原理图及仿真步骤 models ST TE gaochy1126 2022-3-31 23:09 1 4025
[FPGA] Quartus II辅助工具_RTL Viewer使用方法 ar vi gaochy1126 2022-3-31 23:04 0 5694
[FPGA] Qspi_flash上电启动zynq应用工程 pi gaochy1126 2022-3-31 23:02 2 3039
[ISE] 程序固化到SD卡/FLASH sd gaochy1126 2022-3-31 23:00 6 2903
[FPGA] FPGA的flash板卡程序擦除与固化 gaochy1126 2022-3-31 22:58 3 3336
[Quartus] quartus中flash固化 ar gaochy1126 2022-3-31 22:56 1 3125
[FPGA] FPGA生成JIC方法 ic gaochy1126 2022-3-31 22:55 2 2820
[FPGA] FPGA（UART） ar gaochy1126 2022-3-31 22:52 0 2566
[FPGA] FPGA LVDS ar tuf gaochy1126 2022-3-31 22:50 1 2843
[Quartus] Quartus II调用modelsim无缝仿真 ar models gaochy1126 2022-3-31 22:46 3 2518
[multisim] 如何将TI网站的OPA365的PSpice模型导入Multisim 12.0 multisim PSPICE模型 notguru 2022-3-31 11:17 4 4993
[cadence] Cadence(allegro)中文教程 ALLEGRO cadence AC wangdezhi 2022-3-25 22:49 12 7905 1
[FPGA] Altera FPGA CPLD设计(基础篇) altera FPGA gaochy1126 2022-3-15 23:04 2 2854
[Quartus] quartus ii 13版本中文注释乱码解决办法 Notepad pad gaochy1126 2022-3-15 12:54 1 4159
[cadence] 原理图绘制沐阳子 2022-3-10 14:57 0 2360
[Verilog HDL] verilog中assign和always@()的区别和值得注意 gaochy1126 2022-2-27 18:11* 0 2735
[Verilog HDL] Verilog的几个简单语法 AD verilo gaochy1126 2022-2-27 18:10 0 2777
使用assign还是always ig gaochy1126 2022-2-27 18:04 0 2744
[Verilog HDL] Verilog指令_assign用法 ig verilo gaochy1126 2022-2-27 18:04 0 2849
[Quartus] Quartus II的管脚分配 ar gaochy1126 2022-2-27 15:33 0 3216
[Quartus] Quartus II自动添加管脚分配 ar gaochy1126 2022-2-27 15:32 0 2570
[FPGA] quartus如何调用modelsim ar models gaochy1126 2022-2-27 15:31 2 2867
[protel] 使用protel电路设计软件设计高速PCB Prote TE pc gaochy1126 2022-2-27 15:29 1 2297
[FPGA] Quartus工程建立 ar gaochy1126 2022-2-27 15:27 0 2568
[FPGA] Quartus.II调用ModelSim仿真实例 ar models gaochy1126 2022-2-27 15:26 0 2310
[Verilog HDL] verilog中阻塞赋值和非阻塞赋值的区别 AD verilo gaochy1126 2022-2-27 15:13 2 2380
[FPGA] 为FPGA选择最合适的电源管理 gaochy1126 2022-2-27 15:11 2 2283