EDA 技术

今日: 0|主题: 7585|帖子: 42563 收藏 (42)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[cadence] PCB等长线设计 pc gaochy1126 2022-9-30 16:35 7 1879
[PADS] 求《Mentor Xpedition从零开始做工程之高速PCB设计》电子版！ mentor 电子高速PCB设计 JobShare 2022-9-30 15:10 6 2645 3
[Verilog HDL] VHDL入门·解惑·经典实例·经验总结 ...2 VHDL 电路参考设计 gaochy1126 2022-9-14 16:57 40 2952
[PADS] 原理图左下角有很多封装名称堆积 AD PA littleming1028 2022-9-14 00:49 0 2068
[protel] PCB Layout设计速成书籍推荐--《Altium Designer PCB画板速成》 ...2 3 4 5 6..12 Altium designer PCB zhengzy2011 2022-9-12 15:19 235 66756 66
[protel] AltiumDesigner使用技巧转发 ...2 TI altiumdesign ig gaochy1126 2022-8-31 22:33 41 2544
[protel] Altium Designer 原理图的绘制 ...2 TI ig gaochy1126 2022-8-31 22:30 43 2485
[protel] Altium designer快速入门心得（转） ...2 TI ig 快速入门 gaochy1126 2022-8-31 22:26 40 2575
[ISE] ISE14.7兼容性问题解决方案 se gaochy1126 2022-8-31 22:11 0 2196
[ISE] Vivado和ISE设计流程比较 AD se vi gaochy1126 2022-8-31 22:07 0 2155
[FPGA] Xilinx的Vivado与ISE区别 AD se vi gaochy1126 2022-8-31 22:07 0 2220
[protel] PADS打开PCB文件时出现提示：发生严重的运行时错误 AD PA PCB文件 gaochy1126 2022-8-31 22:04 0 2273
[protel] PADS转AD的格式以及错误处理 AD PA gaochy1126 2022-8-31 22:03 0 2192
[protel] 如何用PADS打开AD的PCB文件 AD PA PCB文件 gaochy1126 2022-8-31 22:02 0 2218
[protel] PADS工程文件导入AD AD PA gaochy1126 2022-8-31 22:02 0 2178
[protel] 将Eagle电路图格式转换成Altium Designer格式 TI ig gaochy1126 2022-8-31 22:01 0 2243
[protel] eagle打开的brd和sch转换为AD打开的原理图和PCB AD pc gaochy1126 2022-8-31 22:00 0 2136
[FPGA] IPC-9704标准丨PCB应力应变测试仪测试分析 straingagues 2022-8-31 20:07 1 2651
[Verilog HDL] Verilog 中 task的使用方法 verilo gaochy1126 2022-8-30 21:46 0 2118
[Verilog HDL] Verilog 循环语句 verilo gaochy1126 2022-8-30 21:45 0 2119
[Verilog HDL] verilog的testbench ST TE TEST gaochy1126 2022-8-30 21:45 0 2179
[FPGA] Testbench文件 ST TE TEST gaochy1126 2022-8-30 21:44 0 2125
[protel] 层次化原理图的设计 gaochy1126 2022-8-30 21:40 2 2143
[CPLD] Altium Designer 常用快捷键 TI ig gaochy1126 2022-8-30 21:36 0 2060
立创开源\|可拼接点阵屏开源立创EDA 点阵屏看电池 2022-8-30 21:24 2 2401
python文件打包成exe可执行文件 pytho python ST gaochy1126 2022-8-25 14:43 0 2175
[Verilog HDL] Verilog知识大全 verilo gaochy1126 2022-8-8 14:59 15 2651
10G以太网光接口的FPGA实现光接口以太网 FPGA实现 LMQQ 2022-8-7 18:37 2 3352
[Verilog HDL] Verilog语法 verilo gaochy1126 2022-7-31 21:30 5 2467
[Verilog HDL] Verilog HDL \| 简介与基本语法 hd verilo gaochy1126 2022-7-31 21:20 5 2390
[FPGA] PCB应力应变测试分析---IPC-9704基础 straingagues 2022-7-9 14:46 0 2621
[Allegro] Allegro怎么从2层板添加层到4层板 gaochy1126 2022-6-30 21:48 38 2709
[cadence] 怎么避免信号之间的串扰问题 ...2 gaochy1126 2022-6-30 21:45 48 2734
[FPGA] Cadence/Allegro学习笔记 AD ce gaochy1126 2022-6-30 21:42 32 2711
[cadence] Allegro：绘制PCB pc ALLEGRO PCB gaochy1126 2022-6-30 21:34 29 2761
[cadence] 从Altium原理图迁移转换到Cadence AD TI ce gaochy1126 2022-6-30 21:31 25 2675
[Allegro] Allegro约束管理器的设置管理 gaochy1126 2022-6-30 20:47 1 2428
[Allegro] ALLEGRO 焊盘设计器菜单流程 gaochy1126 2022-6-30 20:39 0 2462
稳压二极管、发光二极管、光敏二极管 gaochy1126 2022-6-30 20:38 1 2456
[protel] Altium Designer原理图电气连接的放置 TI ig 电气连接 gaochy1126 2022-6-30 20:37 1 2553