EDA 技术

今日: 0|主题: 7720|帖子: 43027 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] D触发器 D触发器触发触发器 gaochy1126 2023-7-28 18:02 1 10916
[Verilog HDL] 两路选择器 gaochy1126 2023-7-28 18:00 1 10717
[Verilog HDL] 全加器 gaochy1126 2023-7-28 17:58 1 10661
[Verilog HDL] 多bit逻辑门 gaochy1126 2023-7-28 17:57 1 10542
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10757
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2023-7-28 17:54 2 10997
Altium Designer 怎样添加多个元器件型号？ sdwys 2023-7-27 09:52 1 11016
[protel] Altium Designer 原理图和PCB ECO 设置、电气规则检查、以及规则DRC错误排查？ Altium Design Designe QWE4562009 2023-7-21 16:30 0 10533
Altium Designer PG画铜皮 Altium Design Designe QWE4562009 2023-7-21 16:09 0 10405
[protel] ALTIUM DESIGNER原理图转ORCAD原理图 AD Altium CAD gaochy1126 2023-5-29 17:08 24 11237
[Verilog HDL] VERILOG语法之GENERATE Gen TE ge gaochy1126 2023-5-29 17:04 24 10972
[Verilog HDL] VERILOG实现串口传输UART UART verilo verilog gaochy1126 2023-5-29 17:02 32 11135
[Verilog HDL] VERILOG常见的误区 verilo verilog gaochy1126 2023-5-29 16:58 30 11400
[protel] 板框的定义 Design designer ig gaochy1126 2023-5-29 16:17 0 11357
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 10783
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 9892
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 10350
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 10047
[Verilog HDL] FUNCTION —— VERILOG的函数 IO TI function gaochy1126 2023-5-29 16:09 0 10264
[Verilog HDL] 按键消抖边缘检测如图抖动 gaochy1126 2023-5-29 15:10 2 10225
[Verilog HDL] VERILOG寄存器 verilo verilog gaochy1126 2023-5-29 14:58 1 9721
[Verilog HDL] VERILOG实现异步FIFO FIFO verilo verilog gaochy1126 2023-5-29 14:55 1 9758
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2023-5-29 14:53 1 9576
[Verilog HDL] Verilog设计的可综合性与问题分析 verilo verilog gaochy1126 2023-5-29 14:49 3 10041
[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9560
[Verilog HDL] VERILOG基础知识 verilo verilog 基础知识 gaochy1126 2023-5-29 14:38 3 9183
[Verilog HDL] verilog的signed类型有哪些? verilo verilog gaochy1126 2023-5-29 14:35 1 8233
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 8640
[Allegro] 固定显示丝印层 ALLEGRO top luojx0821 2023-5-29 14:25 1 9022
[cadence] 求教orcad网表导出的一个问题 AD CAD OrCAD lpflfd 2023-5-28 22:18 0 9014
大家能否说一下PADS比AD好在那些地方 ...2 ADS pad pads sdwys 2023-4-20 15:53 20 20452
[PADS] 【原创连载】小关学pads 26.00 ...2 3 pads COM pc 关关 2023-4-20 15:50 41 11165
quartus综合时只将部分子模块中的乘法器用DSP实现 DSP实现 UL 胖子周二狗 2023-4-19 14:18 0 8766
[protel] jlc的元器件及封装导入AD20 AD 元器件器件 gaochy1126 2023-3-31 21:32 22 8931
[protel] Altium Designer中批量修改原理图元件中文本的字体、大小和颜色 Altium Design Designe gaochy1126 2023-3-31 21:27 24 10003
[protel] 等长线、蛇形线的设置 gaochy1126 2023-3-31 21:25 22 9029
[protel] DRC规则检查、错误、设置 rc gaochy1126 2023-3-31 20:59 24 10412
[cadence] PSpice for TI，运行长度差 1uS，运行结果差别很大。 FOR ICE PSPICE 玄德 2023-3-22 14:26 13 10348
[protel] ad19电气规则检查 AD ad19 电气 gaochy1126 2023-3-18 16:21 0 8680
[protel] PCB的泪滴化 PCB pc gaochy1126 2023-3-18 16:17 0 8444