EDA 技术

今日: 0|主题: 7753|帖子: 43308

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] Altera FPGA CPLD设计(高级篇) altera FPGA gaochy1126 2024-3-1 10:13 3 16454
[protel] TARGET3001!用法篇-如何将Altium文件导入到TARGET中 TARGET3001 layout 电子工程师 Target3001 2024-2-22 14:25 0 15381
[Allegro] 请问ALLEGRO如何？谢谢走线 AC 如图 hjz21 2024-2-18 15:01 0 14637
[Verilog HDL] 有限状态机有限状态机 gaochy1126 2024-1-29 21:59 0 16254
[protel] 串口调试工具串口串口调试串口调试工具 gaochy1126 2024-1-29 21:58 0 14848
[protel] CC2530+CC2592远距离模块资料 CC2592 cc2530 模块资料 gaochy1126 2024-1-29 21:57 0 14817
[ISE] Modelsim安装与配置说明 LSI SIM model gaochy1126 2024-1-29 21:55 0 14761
[ISE] Vivado库编译与设置说明 AD Vivado vi gaochy1126 2024-1-29 21:55 0 15674
[multisim] 编程图解入门教程 ic pi pic gaochy1126 2024-1-29 21:54 0 14886
这两个EDA软件一样吗？ whb565938 2024-1-29 21:53 1 15393
[protel] 探秘新一代电子EDA软件—TARGET 3001！值得一试！(附：安装说明) EDA软件 PCB行业 EDA技术 Target3001 2024-1-15 10:48 0 14913
[Allegro] 关于allegro光绘文件时丝印层的问题？ ALLEGRO AC ge robintx 2023-12-12 11:55 2 15763
[FPGA] 1.Idelay 如何添加？ IDE 时钟相位 entepino 2023-12-5 15:14 1 13710
[Verilog HDL] verilog基础——always、initial RS ST verilo gaochy1126 2023-11-30 20:54 0 11219
[protel] Verilog中的运算符 verilo verilog 运算符 gaochy1126 2023-11-30 20:52 0 11347
[Verilog HDL] Verilog中“=”和“<=”的区别 gaochy1126 2023-11-30 20:52 0 11559
[Verilog HDL] 一文带你了解verilog基础语法 verilo verilog gaochy1126 2023-11-30 20:51 0 11626
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别 HDL hd verilo gaochy1126 2023-11-30 20:50 0 11991
[Verilog HDL] verilog 中！与 ~ 的区别 verilo verilog gaochy1126 2023-11-30 20:49 0 11452
[protel] Altium Designer 19使用问题之十三 Designe TI des QWE4562009 2023-10-13 14:32 0 12471
[protel] Altium Designer 铺铜设置要怎么设置才能使得边边角角更圆滑就是钝角一样不尖锐灌铜... Altium Design Designe QWE4562009 2023-10-11 18:21 0 12582
[Verilog HDL] VCS 仿真报错，请大佬帮忙看看 ov nova AC 装逼大师 2023-10-5 23:07 0 12671
[Verilog HDL] Verilog几个这样的写法 verilo verilog gaochy1126 2023-8-31 23:01 1 12248
[Verilog HDL] verilog中符号位的扩展问题 verilo verilog gaochy1126 2023-8-31 22:24 0 12445
[Verilog HDL] verilog，有符号数的运算 verilo verilog gaochy1126 2023-8-31 22:23 0 12672
[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 12621
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 12292
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 12340
[PADS] PADS和AD 哪个好用啊？ ...2 ADS pad pads xiaozhuzhudxb 2023-7-31 21:39 30 26753
[Verilog HDL] 简单测试文件编写编写 gaochy1126 2023-7-28 18:07 1 12121
[Verilog HDL] 测试文件 gaochy1126 2023-7-28 18:05 1 12066
[Verilog HDL] 有限状态机（FSM）有限状态机 gaochy1126 2023-7-28 18:04 1 12318
[Verilog HDL] 异步复位电路复位电路异步 gaochy1126 2023-7-28 18:03 1 11758
[FPGA] D触发器 D触发器触发触发器 gaochy1126 2023-7-28 18:02 1 11111
[Verilog HDL] 两路选择器 gaochy1126 2023-7-28 18:00 1 10856
[Verilog HDL] 全加器 gaochy1126 2023-7-28 17:58 1 10767
[Verilog HDL] 多bit逻辑门 gaochy1126 2023-7-28 17:57 1 10639
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10858
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2023-7-28 17:54 2 11123
Altium Designer 怎样添加多个元器件型号？ sdwys 2023-7-27 09:52 1 11119

1 2 3 4 567 8 9 10 ... 194 / 194 页下一页

今日: 0|主题: 7753|帖子: 43308

快速发帖

浏览过的版块