EDA 技术

今日: 0|主题: 7743|帖子: 43222

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] 代码风格规范代码 UL se gaochy1126 2024-12-31 08:34 0 10880
[FPGA] Testbench 的编写与应用 ST TE TEST gaochy1126 2024-12-31 08:34 0 11005
[Verilog HDL] Verilog 语法入门 verilo verilog or gaochy1126 2024-12-31 08:33 0 12557
allegro灌铜怎么删除 ALLEGRO AN LAN HuRG 2024-12-31 08:29 1 11567
myoware传感器测试指导 ar 传感传感器 lzbf 2024-11-30 21:42 1 19498
[Verilog HDL] 哪个软件写verilog体验最好？ verilo verilog 软件 gaochy1126 2024-11-30 21:37 0 14926
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较 HDL ST System gaochy1126 2024-11-30 21:36 0 13442
[Verilog HDL] Verilog &与&&的区别 verilo verilog AMP gaochy1126 2024-11-30 21:33 0 12843
[Verilog HDL] Verilog中“=”和“<=”的区别 verilo verilog gaochy1126 2024-11-30 21:33 0 12566
[Verilog HDL] 如何写好状态机_fpga_verilog FPGA PGA verilo gaochy1126 2024-11-30 21:32 0 12758
[Verilog HDL] 状态机实例电路 gaochy1126 2024-11-30 21:32 0 12312
[Verilog HDL] 赋值运算符‘＜=‘和‘=‘ 运算符 verilo verilog gaochy1126 2024-11-30 21:31 0 11542
[Verilog HDL] 非阻塞赋值阻塞阻塞赋值 verilo gaochy1126 2024-11-30 21:30 0 11323
来求一个ep4ce6的定制板的PCB和原理图 EP4CE6 PCB i1mcu 2024-11-30 21:22 1 14082
课题指导-搭建HT的环境测试环境测试 HT 51xlf 2024-11-30 21:13 1 13409
[cadence] Cadence使用入门 AD CAD cadence gaochy1126 2024-11-30 08:49 9 14056
[protel] Verilog中的时间尺度与延迟 verilo verilog 11 hanstin 2024-11-30 08:48 1 12853
[protel] AltiumDesigner全版本安装包整理分享转 Altium Design Designe gaochy1126 2024-11-28 08:52 27 25075
[CPLD] Verilog语言与C语言的本质区别 C语言 Verilog语言 verilo gaochy1126 2024-11-28 08:48 1 12115
[protel] 多图纸设计 TI initial ni gaochy1126 2024-11-27 09:27 27 22105
[protel] 塔革特官方教学直播第二期：原理图的绘制 EDA软件 pcb设计电子工程师 Target3001 2024-11-21 14:55 0 11454
[protel] 塔革特官方教学第一期：元器件及其库相关操作 EDA软件 PCB技术电子工程师 Target3001 2024-11-8 11:29 0 12059
[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 12232
[protel] 如何使用TARGET3001!创建异形焊盘的封装 EDA软件 PCB技术电子工程师 Target3001 2024-10-17 10:48 0 12254
立创圆形拼板实例，如何用拼板功能制作 mickit 2024-9-29 20:33 2 16155
verilog并行语句有哪些 verilog verilo 10299823 2024-9-29 10:04 1 18095
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 12792
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 12809
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 12575
[Verilog HDL] Verilog实现小数分频时钟 ic gaochy1126 2024-9-28 16:18 0 12735
[Verilog HDL] verilog的6种延迟操作 verilog verilo 加密 gaochy1126 2024-9-28 16:18 0 13398
[Verilog HDL] 随机信号发生器Verilog 信号发生器信号 gaochy1126 2024-9-28 16:16 0 13114
[Verilog HDL] Verilog HDL仿真激励仿真 verilog verilo gaochy1126 2024-9-28 16:16 0 12716
[Verilog HDL] verilog产生时钟信号时钟信号时钟信号 gaochy1126 2024-9-28 16:14 0 12528
[FPGA] verilog 反相器的设计与仿真设计仿真 verilog gaochy1126 2024-9-28 16:07 0 12464
[multisim] verilog 语法基础汇总函数 AMP 运算符 gaochy1126 2024-9-28 16:06 0 13064
[Verilog HDL] 8种编译指令 SC TE UL gaochy1126 2024-9-28 16:05 0 12147
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:04 0 12136
[Verilog HDL] 监测变量 UL Dul 十进制 gaochy1126 2024-9-28 16:03 0 12138
[Verilog HDL] $write 用于输出、打印信息 UL Modu 输出 gaochy1126 2024-9-28 16:03 0 12164

1 2 345 6 7 8 9 10 ... 194 / 194 页下一页

今日: 0|主题: 7743|帖子: 43222

快速发帖

浏览过的版块