EDA 技术

今日: 0|主题: 7753|帖子: 43308

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[ISE] Vivado 安装和使用 AD Vivado vi gaochy1126 2025-4-12 21:07 1 13914
AD8032的滤波算法 AD 滤波滤波算法 vivilyly 2025-4-12 21:03 2 21312
[Verilog HDL] 复杂时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2025-4-12 20:46 1 15137
allegro17.4混合拼版问题 ALLEGRO 元件网络 HuRG 2025-4-9 21:04 1 9570
stm32mp157可以跑神经网络吗 stm32mp157 运行神经网络 bestwell 2025-4-2 20:35 3 19342
求ESP32通过mqtt和android进行图片传输代码 Android 代码 QT macpherson 2025-3-9 16:18 5 17585
PH传感器的电压是如何转换为pH数值电压传感器电压转换 zerorobert 2025-2-14 11:12 2 17626
[FPGA] 复杂组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:37 0 12488
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:36 0 15299
[Verilog HDL] 基础逻辑门逻辑门 IO se gaochy1126 2024-12-31 08:35 0 13951
[FPGA] 代码风格规范代码 UL se gaochy1126 2024-12-31 08:34 0 11412
[FPGA] Testbench 的编写与应用 ST TE TEST gaochy1126 2024-12-31 08:34 0 11554
[Verilog HDL] Verilog 语法入门 verilo verilog or gaochy1126 2024-12-31 08:33 0 13123
allegro灌铜怎么删除 ALLEGRO AN LAN HuRG 2024-12-31 08:29 1 12110
myoware传感器测试指导 ar 传感传感器 lzbf 2024-11-30 21:42 1 20139
[Verilog HDL] 哪个软件写verilog体验最好？ verilo verilog 软件 gaochy1126 2024-11-30 21:37 0 15595
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较 HDL ST System gaochy1126 2024-11-30 21:36 0 14013
[Verilog HDL] Verilog &与&&的区别 verilo verilog AMP gaochy1126 2024-11-30 21:33 0 13415
[Verilog HDL] Verilog中“=”和“<=”的区别 verilo verilog gaochy1126 2024-11-30 21:33 0 13105
[Verilog HDL] 如何写好状态机_fpga_verilog FPGA PGA verilo gaochy1126 2024-11-30 21:32 0 13304
[Verilog HDL] 状态机实例电路 gaochy1126 2024-11-30 21:32 0 12844
[Verilog HDL] 赋值运算符‘＜=‘和‘=‘ 运算符 verilo verilog gaochy1126 2024-11-30 21:31 0 12095
[Verilog HDL] 非阻塞赋值阻塞阻塞赋值 verilo gaochy1126 2024-11-30 21:30 0 11904
来求一个ep4ce6的定制板的PCB和原理图 EP4CE6 PCB i1mcu 2024-11-30 21:22 1 14678
课题指导-搭建HT的环境测试环境测试 HT 51xlf 2024-11-30 21:13 1 13948
[cadence] Cadence使用入门 AD CAD cadence gaochy1126 2024-11-30 08:49 9 14685
[protel] Verilog中的时间尺度与延迟 verilo verilog 11 hanstin 2024-11-30 08:48 1 13463
[protel] AltiumDesigner全版本安装包整理分享转 Altium Design Designe gaochy1126 2024-11-28 08:52 27 25700
[CPLD] Verilog语言与C语言的本质区别 C语言 Verilog语言 verilo gaochy1126 2024-11-28 08:48 1 12672
[protel] 多图纸设计 TI initial ni gaochy1126 2024-11-27 09:27 27 22690
[protel] 塔革特官方教学直播第二期：原理图的绘制 EDA软件 pcb设计电子工程师 Target3001 2024-11-21 14:55 0 11985
[protel] 塔革特官方教学第一期：元器件及其库相关操作 EDA软件 PCB技术电子工程师 Target3001 2024-11-8 11:29 0 12586
[FPGA] 寻找项目合作伙伴或者合伙人芯片 ip SOC gdzz 2024-11-6 16:45 1 12763
[protel] 如何使用TARGET3001!创建异形焊盘的封装 EDA软件 PCB技术电子工程师 Target3001 2024-10-17 10:48 0 12787
立创圆形拼板实例，如何用拼板功能制作 mickit 2024-9-29 20:33 2 16700
verilog并行语句有哪些 verilog verilo 10299823 2024-9-29 10:04 1 18637
[Verilog HDL] 跨时钟域传输 ig 触发触发器 gaochy1126 2024-9-28 16:20 0 13326
[Verilog HDL] Verilog中的时间尺度与延迟 TI ig 11 gaochy1126 2024-9-28 16:20 0 13367
[Verilog HDL] verilog延时函数输出延时函数函数 gaochy1126 2024-9-28 16:19 0 13116
[Verilog HDL] Verilog实现小数分频时钟 ic gaochy1126 2024-9-28 16:18 0 13282

1 2 345 6 7 8 9 10 ... 194 / 194 页下一页

今日: 0|主题: 7753|帖子: 43308

快速发帖

浏览过的版块