EDA 技术

今日: 0|主题: 7665|帖子: 42705 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] 1.Idelay 如何添加？ IDE 时钟相位 entepino 2023-12-5 15:14 1 13452
[Verilog HDL] verilog基础——always、initial RS ST verilo gaochy1126 2023-11-30 20:54 0 10982
[protel] Verilog中的运算符 verilo verilog 运算符 gaochy1126 2023-11-30 20:52 0 11054
[Verilog HDL] Verilog中“=”和“<=”的区别 gaochy1126 2023-11-30 20:52 0 11370
[Verilog HDL] 一文带你了解verilog基础语法 verilo verilog gaochy1126 2023-11-30 20:51 0 11284
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别 HDL hd verilo gaochy1126 2023-11-30 20:50 0 11599
[Verilog HDL] verilog 中！与 ~ 的区别 verilo verilog gaochy1126 2023-11-30 20:49 0 11171
[protel] Altium Designer 19使用问题之十三 Designe TI des QWE4562009 2023-10-13 14:32 0 12308
[protel] Altium Designer 铺铜设置要怎么设置才能使得边边角角更圆滑就是钝角一样不尖锐灌铜... Altium Design Designe QWE4562009 2023-10-11 18:21 0 12371
[Verilog HDL] VCS 仿真报错，请大佬帮忙看看 ov nova AC 装逼大师 2023-10-5 23:07 0 12221
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 EP4CE6 EP4CE6E22 ce gaochy1126 2023-9-1 16:06 1 13585
[Verilog HDL] Verilog几个这样的写法 verilo verilog gaochy1126 2023-8-31 23:01 1 11986
[Verilog HDL] verilog中符号位的扩展问题 verilo verilog gaochy1126 2023-8-31 22:24 0 11992
[Verilog HDL] verilog，有符号数的运算 verilo verilog gaochy1126 2023-8-31 22:23 0 12204
[Verilog HDL] verilog的结构化、数据流、行为级描述方式 verilo verilog 数据流 gaochy1126 2023-8-31 22:23 0 12299
[Verilog HDL] verilog中的基本数据类型端口 verilo verilog gaochy1126 2023-8-31 22:22 0 11974
[Verilog HDL] Verilog 模块例化 verilo verilog gaochy1126 2023-8-31 22:22 0 12017
[PADS] PADS和AD 哪个好用啊？ ...2 ADS pad pads xiaozhuzhudxb 2023-7-31 21:39 30 25701 5
[Verilog HDL] 简单测试文件编写编写 gaochy1126 2023-7-28 18:07 1 11970
[Verilog HDL] 测试文件 gaochy1126 2023-7-28 18:05 1 11865
[Verilog HDL] 有限状态机（FSM）有限状态机 gaochy1126 2023-7-28 18:04 1 12107
[Verilog HDL] 异步复位电路复位电路异步 gaochy1126 2023-7-28 18:03 1 11568
[FPGA] D触发器 D触发器触发触发器 gaochy1126 2023-7-28 18:02 1 10800
[Verilog HDL] 两路选择器 gaochy1126 2023-7-28 18:00 1 10664
[Verilog HDL] 全加器 gaochy1126 2023-7-28 17:58 1 10602
[Verilog HDL] 多bit逻辑门 gaochy1126 2023-7-28 17:57 1 10496
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2023-7-28 17:55 0 10672
[FPGA] Testbench的编写与应用 ST TE TEST gaochy1126 2023-7-28 17:54 2 10856
Altium Designer 怎样添加多个元器件型号？ sdwys 2023-7-27 09:52 1 10906
[protel] Altium Designer 原理图和PCB ECO 设置、电气规则检查、以及规则DRC错误排查？ Altium Design Designe QWE4562009 2023-7-21 16:30 0 10437
Altium Designer PG画铜皮 Altium Design Designe QWE4562009 2023-7-21 16:09 0 10316
[protel] ALTIUM DESIGNER原理图转ORCAD原理图 AD Altium CAD gaochy1126 2023-5-29 17:08 24 10978
[Verilog HDL] VERILOG语法之GENERATE Gen TE ge gaochy1126 2023-5-29 17:04 24 10818
[Verilog HDL] VERILOG实现串口传输UART UART verilo verilog gaochy1126 2023-5-29 17:02 32 10976
[Verilog HDL] VERILOG常见的误区 verilo verilog gaochy1126 2023-5-29 16:58 30 11190
[protel] 板框的定义 Design designer ig gaochy1126 2023-5-29 16:17 0 11105
[Verilog HDL] VERILOG重点解析 verilo verilog gaochy1126 2023-5-29 16:13 0 10570
[Verilog HDL] ALWAYS语句电路 verilog verilo gaochy1126 2023-5-29 16:12 0 9828
[Verilog HDL] INOUT的使用 inout gaochy1126 2023-5-29 16:11 0 10127
[Verilog HDL] 编程规范——RESET Reset se 编程 gaochy1126 2023-5-29 16:10 0 9917