本版专家: gaochy1126
今日: 0|主题: 7720|帖子: 43027 收藏 (43)
[FPGA] Zynq的启动与配置过程详解 attach_img  ...2
2024-4-4 03:29 50 23293
[multisim] 电路仿真软件NI.MULTISIM11.0专业**版共享下载 attachment  ...234
2024-3-13 14:10 76 45435
[multisim] Multisim10计算机仿真在电子电路设计中的应用 attachment
2024-3-13 13:31 19 17780
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-13 10:17 0 15560
[protel] Altium Designer实战攻略与高速PCB设计 电子版书籍 新人帖  ...2
2024-3-12 20:17 38 27785
OrCAD pspice模拟结果明显错误,什么情况。 attach_img
2024-3-10 21:54 0 14957
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-5 10:10 0 15350
[FPGA] Altera FPGA CPLD设计(高级篇) attachment
2024-3-1 10:13 3 16347
[protel] TARGET3001!用法篇-如何将Altium文件导入到TARGET中 attach_img
2024-2-22 14:25 0 15218
[Allegro] 请问ALLEGRO如何?谢谢 attach_img
2024-2-18 15:01 0 14522
[Verilog HDL] 有限状态机
2024-1-29 21:59 0 16114
[protel] 串口调试工具 attachment
2024-1-29 21:58 0 14766
[protel] CC2530+CC2592远距离模块资料 attachment
2024-1-29 21:57 0 14714
[ISE] Modelsim安装与配置说明 attachment
2024-1-29 21:55 0 14652
[ISE] Vivado库编译与设置说明 attachment
2024-1-29 21:55 0 15581
[multisim] 编程图解入门教程 attachment
2024-1-29 21:54 0 14807
这两个EDA软件一样吗?
2024-1-29 21:53 1 15297
[protel] 探秘新一代电子EDA软件—TARGET 3001!值得一试!(附:安装说明)
2024-1-15 10:48 0 14798
[Allegro] 关于allegro光绘文件时丝印层的问题? attach_img
2023-12-12 11:55 2 15641
[FPGA] 1.Idelay 如何添加? attach_img
2023-12-5 15:14 1 13609
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 11099
[protel] Verilog中的运算符
2023-11-30 20:52 0 11232
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 11446
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 11430
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 11806
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 11303
[protel] Altium Designer 19使用问题之十三
2023-10-13 14:32 0 12386
[protel] Altium Designer 铺铜设置 要怎么设置才能使得边边角角 更圆滑 就是钝角一样 不尖锐 灌铜... attach_img
2023-10-11 18:21 0 12496
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 12449
[Verilog HDL] Verilog几个这样的写法
2023-8-31 23:01 1 12095
[Verilog HDL] verilog中符号位的扩展问题
2023-8-31 22:24 0 12243
[Verilog HDL] verilog,有符号数的运算
2023-8-31 22:23 0 12422
[Verilog HDL] verilog的结构化、数据流、行为级描述方式
2023-8-31 22:23 0 12454
[Verilog HDL] verilog中的基本数据类型
2023-8-31 22:22 0 12119
[Verilog HDL] Verilog 模块例化
2023-8-31 22:22 0 12133
[PADS] PADS和AD 哪个好用啊?  ...2
2023-7-31 21:39 30 26308
[Verilog HDL] 简单测试文件编写
2023-7-28 18:07 1 12013
[Verilog HDL] 测试文件
2023-7-28 18:05 1 11934
[Verilog HDL] 有限状态机(FSM)
2023-7-28 18:04 1 12162
[Verilog HDL] 异步复位电路
2023-7-28 18:03 1 11651
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则