EDA 技术

今日: 0|主题: 7720|帖子: 43030

1 ... 3 4 5 6 789 10 11 12 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] 零基础学习Verilog verilo verilog gaochy1126 2023-1-31 22:04 26 3322
[protel] Altium Designer中的电路仿真 Altium Design Designe gaochy1126 2023-1-31 22:02 24 3473
[protel] 嘉立创EDA元件封装导入AltiumDesigner Altium AltiumDesigner Design gaochy1126 2023-1-31 22:00 24 3609
[protel] 铺铜规则 gaochy1126 2023-1-31 21:56 22 3103
[protel] 【Altium Designer】PCB如何用规则检查 Altium Design Designe gaochy1126 2023-1-31 21:55 24 3225
always语句 gaochy1126 2023-1-31 21:53 0 2731
[Verilog HDL] Verilog中的initial块 TI initial ni gaochy1126 2023-1-31 21:51 0 2692
[Verilog HDL] verilog for循环的使用 FOR FOR循环 verilo gaochy1126 2023-1-31 21:50 0 2766
[Verilog HDL] verilog写的LCD1602 显示 CD LCD LCD1602 gaochy1126 2023-1-31 21:48 0 2617
[Verilog HDL] SPI总线的verilog实现 SPI总线 pi gaochy1126 2023-1-31 21:46 0 2767
[Verilog HDL] IIC的Verilog实现 ic iic verilo gaochy1126 2023-1-31 21:46 0 1538
[protel] PCB规则检查的报错 PCB pc gaochy1126 2023-1-31 21:43 0 1651
[protel] PCB板铺铜规则 PCB pc pcb板 gaochy1126 2023-1-31 21:37 0 1567
[protel] 将AD绘制的PCB/原理图文件导入到立创EDA AD EDA PCB gaochy1126 2023-1-31 21:30 0 4758
[Verilog HDL] Verilog 仿真激励 verilo verilog 仿真 gaochy1126 2023-1-31 21:22 3 1479
[Verilog HDL] Verilog 竞争与冒险 verilo verilog gaochy1126 2023-1-31 21:18 7 1814
[Verilog HDL] Verilog 流水线 verilo verilog gaochy1126 2023-1-31 21:14 3 1492
[Verilog HDL] Verilog入门教材推荐 verilo verilog gaochy1126 2023-1-31 21:12 0 1619
[Verilog HDL] Verilog HDL和VHDL的区别 HDL VHDL hd gaochy1126 2023-1-31 21:03 0 1953
[Verilog HDL] 例说Verilog和VHDL的区别，助你选择适合自己的硬件描述语言 HDL VHDL hd gaochy1126 2023-1-31 21:02 7 2014
[cadence] OrCAD Capture使用小技巧 AD CAD CAPTURE 王小琪 2023-1-10 15:27 0 4513
[Allegro] 使用Allegro的一些小技巧 ALLEGRO 王小琪 2023-1-10 15:09 0 1771
[cadence] Cadence: 两个实用的快捷键 AD CAD cadence gaochy1126 2022-12-31 22:12 24 2045
[protel] AD中如何进行拼板 AD gaochy1126 2022-12-31 22:04 22 2915
[cadence] cadence操作常用快捷键 AD CAD cadence gaochy1126 2022-12-31 22:02 26 2085
[protel] Altium Designer20 多层介绍常用的几种 Altium Design Designe gaochy1126 2022-12-31 21:53 24 1859
[FPGA] 同步下降沿检测 gaochy1126 2022-12-31 21:49 24 1749
[ISE] Vivado常见问题集锦 Wire 信号数据类型 gaochy1126 2022-12-29 22:04 0 1673
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2022-12-29 22:01 0 1463
[Verilog HDL] 2-4线译码器译码译码器 gaochy1126 2022-12-29 21:59 0 1639
[Verilog HDL] 3-8线译码器译码译码器 gaochy1126 2022-12-29 21:58 1 1710
[Verilog HDL] 四选一多路选择器多路选择器 gaochy1126 2022-12-29 21:57 1 1676
[Verilog HDL] SR触发器触发触发器 gaochy1126 2022-12-29 21:56 0 1571
QUARTUS波形仿真教程 UART 仿真 gaochy1126 2022-12-29 21:48 2 1473
[ISE] HDL/XDC中设置综合属性 HDL dc hd gaochy1126 2022-12-29 21:27 8 1535
[ISE] VIVADO 综合属性 ASYNC_REG = “TRUE“ AD Vivado vi gaochy1126 2022-12-29 21:25 1 1318
[protel] AD PCB如何拼板 AD PCB pc gaochy1126 2022-12-29 21:06 2 1479
[FPGA] Altium Designer 加*方法 Altium Design Designe gaochy1126 2022-12-29 20:52* 0 1316
[protel] Altium Designer19 多层板设计 Altium Design Designe gaochy1126 2022-12-29 20:51 2 1357
[cadence] 混合仿真方法及技巧仿真 gaochy1126 2022-12-29 20:35 4 1477

1 ... 3 4 5 6 789 10 11 12 ... 193 / 193 页下一页

今日: 0|主题: 7720|帖子: 43030

快速发帖

浏览过的版块

浏览过的版块