本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7753|帖子: 43308

[FPGA] Altera FPGA/CPLD设计 基础篇 attachment  ...2
2022-5-23 16:08 39 4935
[cadence] Pspice仿真报错求助 新人帖 attach_img
2022-5-21 17:05 0 3017
[FPGA] Quartus II调用modelsim attach_img
2022-5-16 10:07 5 3926
[protel] 难得的Mentor EE2007入门教材,共195页,全面!!! attachment digest agree  ...234
2022-5-11 22:56 68 19085
0219、PROTEUS软件及教程资料  ...234
2022-5-8 13:58 71 32479
[protel] 元器件的间距与安装尺寸
2022-4-30 19:56 0 3571
[protel] 元件的布局
2022-4-30 19:55 0 3234
[protel] 使用Protel99打印PCB图的技巧
2022-4-30 19:54 0 3438
[protel] PROTEL的常用快捷键
2022-4-30 19:54 0 4743
[protel] 如何在PCB文件中添加汉字和图形
2022-4-30 19:54 0 3324
[protel] Altium Designer / Protel 发展历程
2022-4-30 19:52 0 4920
[protel] protel和Altium是什么关系? attach_img
2022-4-30 19:39 2 5100
[protel] Altium Designer库文件与Protel 99SE库文件转化 attach_img
2022-4-30 19:39 1 5174
[cadence] allegro中10mil过孔
2022-4-30 19:30 0 3563
[protel] PCB 18种特殊走线的画法与技巧 attach_img
2022-4-30 19:28 12 3600
[cadence] Allegro 使用技巧 attach_img
2022-4-30 19:23 2 3870
[FPGA] EDA软件国内外发展情况调研 新人帖
2022-4-30 10:00 0 5890
[cadence] 新手请教一下,刚下完cadence打开capture CIS报错怎么解决? attach_img
2022-3-31 23:56 1 3977
[Verilog HDL] 怎样理解Verilog中的assign? attach_img
2022-3-31 23:18 0 3489
[Verilog HDL] 学习Verilog的三个阶段 转发
2022-3-31 23:17 0 3690
[FPGA] Testbench的编写与应用 attach_img
2022-3-31 23:16 0 3535
[FPGA] Verilog语法入门 attach_img
2022-3-31 23:15 0 3585
[FPGA] Modelsim-Altera 仿真 attach_img
2022-3-31 23:14 1 3919
[FPGA] quartusii各种仿真概念
2022-3-31 23:12 0 3349
[multisim] quartus II输入原理图及仿真步骤 attach_img
2022-3-31 23:09 1 4765
[FPGA] Quartus II辅助工具_RTL Viewer使用方法 attach_img
2022-3-31 23:04 0 6824
[FPGA] Qspi_flash上电启动zynq应用工程 attach_img
2022-3-31 23:02 2 3218
[ISE] 程序固化到SD卡/FLASH attach_img
2022-3-31 23:00 6 3081
[FPGA] FPGA的flash板卡程序擦除与固化
2022-3-31 22:58 3 3696
[Quartus] quartus中flash固化
2022-3-31 22:56 1 3372
[FPGA] FPGA生成JIC方法 attach_img
2022-3-31 22:55 2 2984
[FPGA] FPGA(UART)
2022-3-31 22:52 0 2703
[FPGA] FPGA LVDS
2022-3-31 22:50 1 3103
[Quartus] Quartus II调用modelsim无缝仿真 attach_img
2022-3-31 22:46 3 2925
[multisim] 如何将TI网站的OPA365的PSpice模型导入Multisim 12.0 新人帖 attach_img
2022-3-31 11:17 4 5480
[cadence] Cadence(allegro)中文教程 attachment
2022-3-25 22:49 12 8192
[FPGA] Altera FPGA CPLD设计(基础篇) attachment
2022-3-15 23:04 2 3022
[Quartus] quartus ii 13版本 中文注释乱码解决办法
2022-3-15 12:54 1 4526
[cadence] 原理图绘制 新人帖
2022-3-10 14:57 0 2465
[Verilog HDL] verilog中assign和always@(*)的区别和值得注意
2022-2-27 18:11 0 2908
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部