EDA 技术

今日: 0|主题: 7720|帖子: 43027 收藏 (43)

1 ... 8 9 10 111213 14 15 16 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Quartus] Quartus II调用modelsim无缝仿真 ar models gaochy1126 2022-3-31 22:46 3 2768
[multisim] 如何将TI网站的OPA365的PSpice模型导入Multisim 12.0 multisim PSPICE模型 notguru 2022-3-31 11:17 4 5264
[cadence] Cadence(allegro)中文教程 ALLEGRO cadence AC wangdezhi 2022-3-25 22:49 12 8079 1
[FPGA] Altera FPGA CPLD设计(基础篇) altera FPGA gaochy1126 2022-3-15 23:04 2 2923
[Quartus] quartus ii 13版本中文注释乱码解决办法 Notepad pad gaochy1126 2022-3-15 12:54 1 4356
[cadence] 原理图绘制沐阳子 2022-3-10 14:57 0 2414
[Verilog HDL] verilog中assign和always@()的区别和值得注意 gaochy1126 2022-2-27 18:11* 0 2824
[Verilog HDL] Verilog的几个简单语法 AD verilo gaochy1126 2022-2-27 18:10 0 2875
使用assign还是always ig gaochy1126 2022-2-27 18:04 0 2840
[Verilog HDL] Verilog指令_assign用法 ig verilo gaochy1126 2022-2-27 18:04 0 2943
[Quartus] Quartus II的管脚分配 ar gaochy1126 2022-2-27 15:33 0 3540
[Quartus] Quartus II自动添加管脚分配 ar gaochy1126 2022-2-27 15:32 0 2772
[FPGA] quartus如何调用modelsim ar models gaochy1126 2022-2-27 15:31 2 3267
[protel] 使用protel电路设计软件设计高速PCB Prote TE pc gaochy1126 2022-2-27 15:29 1 2375
[FPGA] Quartus工程建立 ar gaochy1126 2022-2-27 15:27 0 2825
[FPGA] Quartus.II调用ModelSim仿真实例 ar models gaochy1126 2022-2-27 15:26 0 2488
[Verilog HDL] verilog中阻塞赋值和非阻塞赋值的区别 AD verilo gaochy1126 2022-2-27 15:13 2 2480
[FPGA] 为FPGA选择最合适的电源管理 gaochy1126 2022-2-27 15:11 2 2334
[FPGA] 基于模型设计的HDL代码自动生成 hd gaochy1126 2022-2-27 15:09 2 3046
[Verilog HDL] FIFO解析攻略 gaochy1126 2022-2-27 15:08 1 2155
[Quartus] LogicLock逻辑锁定工具使用技巧 ck ic gaochy1126 2022-2-27 15:07 0 2266
[FPGA] 基于FPGA的FFT算法硬件实现 AC gaochy1126 2022-2-27 15:04 0 2598
[Quartus] Quartus II的使用技巧之：约束及配置工程 ar gaochy1126 2022-2-27 15:03 1 3643
[FPGA] Quartus II软件基础介绍 ar gaochy1126 2022-2-27 15:02 0 2983
[FPGA] Quartus II添加器件库方法 ar gaochy1126 2022-2-27 15:00 0 3549
[Quartus] Quartus II 使用详解 ar gaochy1126 2022-2-27 14:57 3 2537
[FPGA] Xilinx FPGA设计专家(基础篇) FPGA设计 XILINX AC gaochy1126 2022-2-24 14:10 1 12023
KiCAD之输出生产文件输出 KiCAD AC shine9547788 2022-2-21 14:27 0 4000
FPGA控制DDS输出调频信号时，频谱仪上只出来一个下限值（正 DDS 频谱仪控制冰妃袭阳SS 2022-2-15 11:39 7 4546
robei EDA工具 Robei EDA 设计 zhuheqiang1 2022-2-14 08:42 0 3092
[protel] Altium_Designer_Beta_19.1.4(网盘分享+*) Altium Beta designer 287677728 2022-2-12 11:13* 6 3520
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材韩先生攻城狮 2022-2-11 22:42 0 3065
国产替代风起，嘉立创EDA打破海外巨头垄断立创EDA 软件电路 Mo01 2022-2-11 15:14 2 5912
[CPLD] 请问大家一般用什么型号的CPLD,比较好买的 PLD 星空之子 2022-2-10 10:14 2 5547
[ISE] VIVADO约束向导 AD vi Vivado gaochy1126 2022-1-30 16:49 0 2852
[ISE] VIVADO CORDIC IP核 AD ic ip gaochy1126 2022-1-30 16:48 0 3545
[ISE] VIVADO抓取信号 AD vi Vivado gaochy1126 2022-1-30 16:47 0 2952
[ISE] vivado IP核调用 AD ip vi gaochy1126 2022-1-30 16:39 3 2876
[ISE] 提升Vivado编译速度 AD vi 速度 gaochy1126 2022-1-30 16:38 0 2650
[Quartus] Quartus II 管脚分配 ar 管脚分配 gaochy1126 2022-1-30 16:36 3 3171