EDA 技术

今日: 0|主题: 7622|帖子: 42613 收藏 (42)

1 ... 10 11 12 131415 16 17 18 ... 191 / 191 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] 基于FPGA的工业物联网解决方案工业物联网 FPGA ip gaochy1126 2021-7-31 20:48 1 8002
[FPGA] RISC-V给FPGA带来了什么机遇 RISC-V FPGA AN gaochy1126 2021-7-31 20:47 0 7881
[FPGA] FPGA系统复位过程中的亚稳态原理 FPGA 信号 gaochy1126 2021-7-31 20:32 3 5445
[FPGA] 关于FPGA开发板，它为什么会使用到SDRAM SDRAM FPGA开发板 DDR gaochy1126 2021-7-31 20:27 0 5595
[FPGA] FPGA关键技术的重大安全隐患 FPGA AC 硬件 gaochy1126 2021-7-31 20:26 1 5598
[FPGA] 基于FPGA的伪随机序列发生器设计方案伪随机序列 FPGA 发生器 gaochy1126 2021-7-31 20:24 1 6789
[FPGA] Xilinx 7系列FPGA管脚是如何定义的？ XILINX FPGA 管脚 gaochy1126 2021-7-31 20:22 0 8192
[FPGA] 基于FPGA的FFT算法硬件实现 ...2 硬件实现 FPGA fft算法 gaochy1126 2021-7-31 20:19 41 9550
[FPGA] 基于模型设计的HDL代码自动生成技术综述 ...2 HDL代码模型 FPGA gaochy1126 2021-7-31 20:17 46 11114
[FPGA] ISE软件的安装与启动 ...2 ise软件 XILINX AC gaochy1126 2021-7-31 20:15 46 8835
[FPGA] FPGA图像处理开发流程 ...2 图像处理 FPGA 软件 gaochy1126 2021-7-31 20:12 44 8390
[FPGA] 时钟约束 ...2 时钟电路 TI gaochy1126 2021-7-31 20:10 46 8074
[FPGA] Xilinx 7系列FPGA器件管脚原理图设计说明管脚 FPGA器件原理图 gaochy1126 2021-7-30 18:39 0 8511
[FPGA] 异步FIFO的FPGA实现 FPGA实现时钟 gaochy1126 2021-7-30 18:06 5 7220
[FPGA] FIFO解析攻略 FIFO 时钟读写 gaochy1126 2021-7-30 18:02 2 8447
[FPGA] cpld和fpga的区别 FPGA 编程 gaochy1126 2021-7-30 17:58 0 9702
[ISE] xilinx vivado xdc约束语法 Vivado dc XILINX gaochy1126 2021-7-30 17:56 0 8295
[Quartus] 约束及配置工程时序引脚时钟 gaochy1126 2021-7-30 17:55 1 7324
[Quartus] quartus II关于时钟约束 ar 时钟 gaochy1126 2021-7-30 17:51 0 8452
[protel] Cadence+SPB+15.7工程实例入门 ...2 3 CAD cadence ce gaochy1126 2021-7-9 11:51 68 21124 1
[FPGA] 注册截图 xiaoma333 2021-7-6 10:55 0 13229
[Verilog HDL] 夏宇闻-Verilog经典教程 verilog AC 信号处理 gaochy1126 2021-7-6 09:36 1 8873
[FPGA] FPGA实现循环冗余校验CRC ...2 FPGA实现 AC gaochy1126 2021-7-5 16:45 45 13935
使用VHDL设计的QuartusⅡ仿真详细资料说明 ...2 hd VHDL设计 gaochy1126 2021-6-30 21:59 35 11906
[Quartus] QUARTUS II中IP核的调用方法 ...2 ip ip核 gaochy1126 2021-6-30 21:54 23 16098
[Quartus] Quartus.II调用ModelSim仿真实例 ...2 models modelsim gaochy1126 2021-6-30 21:50 23 12752
[Quartus] Synplify和QuartusⅡ逻辑锁设计流程 ...2 ar Synplify gaochy1126 2021-6-30 21:47 22 14618
[ISE] Xilinx Vivado的使用详细介绍 --创建工程、编写代码、行... ...2 代码 XILINX Vivado gaochy1126 2021-6-30 21:44 25 12388
[cadence] Cadence从原理图到PCB ...2 cadence PCB 原理图 selongli 2021-6-30 08:21 36 14025
[FPGA] FPGA基础--绘制时序图 FPGA 时序图信号 gaochy1126 2021-6-29 21:06 0 9743
[Quartus] ModelSim仿真波形保存 modelsim 仿真 pen gaochy1126 2021-6-29 21:05 0 9668
[ISE] Xilinx FIFO IP介绍 FIFO ip XILINX gaochy1126 2021-6-29 20:59 0 10137
Vivado学习之创建工程的全部流程 Vivado TE nex gaochy1126 2021-6-29 20:56 0 10349
[ISE] Vivado裸机工程搭建教程 Vivado AC 软件 gaochy1126 2021-6-29 20:48 0 9522
[FPGA] 基于FPGA的以太网数据传输硬件 FPGA 硬件以太网 gaochy1126 2021-6-29 20:43 0 9654
[ISE] 基于vivado的ECO的实现方法 Vivado AN GB gaochy1126 2021-6-29 20:41 1 10066
[ISE] vivado使用方法 Vivado AC ST gaochy1126 2021-6-29 20:37 1 8234
[FPGA] Xilinx FPGA设计专家(基础篇) FPGA设计 XILINX AC gaochy1126 2021-6-25 21:25 0 9038
[Quartus] Quartus II中管脚上拉电阻应该如何设置 ar 管脚 gaochy1126 2021-6-25 21:19 0 10363
[Quartus] Quartusll的图形输入项目创建教程 ar UART gaochy1126 2021-6-25 21:18 0 9645