21ic电子技术开发论坛 verilo 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
求教有关FPGA的内部RAM~ FPGA论坛 qrswll 2011-11-27 2 3108 qrswll 2011-11-29 20:02
求运动估计算法的verilog程序 电子技术交流论坛 adoiny2010 2012-9-4 2 1957 syshuai 2013-6-17 10:13
CASE语句内部能嵌入CASE语句么---VERILOG可综合编程 FPGA论坛 magic_yuan 2014-7-11 2 3866 亚历山大Y 2014-7-12 21:22
想请教一个关于verilog代码的问题 attach_img 新手园地 jacobs 2016-6-15 2 663 玄德 2016-6-22 09:13
verilog中阻塞赋值和非阻塞赋值的区别 attach_img EDA 技术 gaochy1126 2022-2-27 2 2290 gaochy1126 2022-2-27 15:13
请问大家在fpga里能不能实现正弦插值啊! EDA 技术 fff333 2007-8-26 2 2456 nongfuxu 2008-4-21 11:53
八位二进制加十位二进制 FPGA论坛 jz19900328qq 2011-7-5 2 1896 viatuzi 2011-7-5 19:27
CY8C55中UDB模块Verilog的存储器 英飞凌MCU论坛 nefusmzj 2013-8-19 2 1584 nefusmzj 2013-8-19 15:29
vhdl 的资料大放送~~
VHDLpdveriloverilog电路
电子技术交流论坛 catking25 2015-9-24 2 1019 http6380 2016-4-9 13:40
verilog菜鸟问题 attach_img FPGA论坛 xajun 2012-2-27 2 1584 lining21 2012-2-29 23:08
quartus中原理图连线和实例化的差别 FPGA论坛 gongxiaosong 2012-11-13 2 2553 gongxiaosong 2012-11-14 18:04
FPGA是什么?FPGA现状?怎样学习FPGA? FPGA论坛 fpgaw 2013-8-20 2 1394 haofpga 2013-8-20 15:04
学习FPGA有哪些好处,和要注意的地方 FPGA论坛 Abby118 2016-7-24 2 1074 深圳富创源 2016-8-13 11:23
verilog仿真文件数组初始化出错 attach_img FPGA论坛 比神乐 2023-7-28 2 4246 比神乐 2023-10-28 09:49
如何用verilog实现时钟的相位延迟? FPGA论坛 技术达人 2014-2-24 2 4635 GoldSunMonkey 2014-3-6 00:08
veriloghdl里 位数不同的两个变量怎么赋值 啊 EDA 技术 _horse 2007-9-19 2 3734 _horse 2007-9-19 21:24
全国高校FPGA教学师资培训班 供需广告 unbj 2010-12-6 2 2010 fpgaw 2011-1-13 12:02
我在以前的代码基础上,又加入部分的代码,逻辑单元使用量竟然减少了,求告知 FPGA论坛 郭一 2016-8-13 2 823 wx85105157 2016-8-22 09:25
关于I2C的问题 ZLG talent2008 2008-3-24 2 1334 talent2008 2008-3-25 15:17
verilog 可综合问题 FPGA论坛 magic_yuan 2011-10-5 2 1664 magic_yuan 2011-10-8 14:23