21ic电子技术开发论坛 verilo 相关帖子
verilo 标签:

verilo

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
verilog问题 FPGA论坛 jlgcumt 2012-11-14 2 1459 jlgcumt 2012-11-14 20:07
新手求助大家 attach_img FPGA论坛 spspssp 2012-12-11 2 1340 cuianbin 2012-12-11 20:10
【活动贴】分享个在论坛下载的资料(11) attachment
ACHDLverilogVHDLverilo
EDA 技术 jakfens 2013-4-9 2 1721 GoldSunMonkey 2013-4-10 22:24
verilog的学习需要注意什么 EDA 技术 wangdezhi 2013-7-25 2 1554 梅花望青竹 2013-7-25 10:15
关于位数据的写法
HDLVHDLhdverilogverilo
FPGA论坛 醉小清风 2013-7-30 2 1828 GoldSunMonkey 2013-7-31 00:02
CY8C55中UDB模块Verilog的存储器 英飞凌MCU论坛 nefusmzj 2013-8-19 2 1755 nefusmzj 2013-8-19 15:29
FPGA是什么?FPGA现状?怎样学习FPGA? FPGA论坛 fpgaw 2013-8-20 2 1753 haofpga 2013-8-20 15:04
FPGA中两个模块间怎么传输大数据 FPGA论坛 jlgcumt 2013-11-3 2 1979 Backkom80 2013-11-5 07:57
如何用verilog实现时钟的相位延迟? FPGA论坛 技术达人 2014-2-24 2 4814 GoldSunMonkey 2014-3-6 00:08
CASE语句内部能嵌入CASE语句么---VERILOG可综合编程 FPGA论坛 magic_yuan 2014-7-11 2 4071 亚历山大Y 2014-7-12 21:22
请教Verilog中case书写用法 FPGA论坛 s_h_q 2015-1-6 2 2249 littbi 2017-12-17 11:19
vhdl 的资料大放送~~
VHDLpdveriloverilog电路
电子技术交流论坛 catking25 2015-9-24 2 1165 http6380 2016-4-9 13:40
TLC2543 verilog程序 电子技术交流论坛 520810 2015-11-30 2 1156 hxfxt 2015-11-30 19:13
想请教一个关于verilog代码的问题 attach_img 新手园地 jacobs 2016-6-15 2 784 玄德 2016-6-22 09:13
学习FPGA有哪些好处,和要注意的地方 FPGA论坛 Abby118 2016-7-24 2 1211 深圳富创源 2016-8-13 11:23
我在以前的代码基础上,又加入部分的代码,逻辑单元使用量竟然减少了,求告知 FPGA论坛 郭一 2016-8-13 2 935 wx85105157 2016-8-22 09:25
3*3窗口生成模块,用于生成滤波的滑动窗口,得到窗口内的所有元素数据 FPGA论坛 魔人布欧 2016-8-24 2 1193 魔人布欧 2016-8-25 20:00
【期待课程】FPGA开发学习 公开课交流专区 guyues1 2017-7-23 2 1142 guyues1 2017-7-24 10:41
verilog请教 attach_img 新手园地 欢乐的小僵尸 2018-10-17 2 586 零三翟邢止胃 2019-3-25 09:03
FPGA是什么? attachment 电子技术交流论坛 mdy吴伟杰 2019-9-25 2 1046 一麦 2019-9-25 13:59
在线客服