21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
哪位大侠能比较一下verilog和VHDL这2个语言啊
HDL ，verilog ，VHDL ，verilo ，hd
EDA 技术 yuri714 2009-8-24 11 3502 yuri714 2009-8-26 23:08
verilog HDL寄存器元素赋值问题
HDL ，verilog ，寄存器 ，TE
EDA 技术 欧阳青云 2010-7-18 10 7416 luckyaya 2010-8-9 22:20
如何用verilog写一个倍频器
verilog ，倍频器 ，倍频 ，verilo
EDA 技术 xyzyyb86 2009-6-1 10 20944 zhaolqjn 2009-11-15 19:21
根据我的经验学习Verilog意见分享
verilog代码 ，仿真 ，代码 ，verilog ，verilo
Microchip meiyaolei 2024-9-12 10 3025 meiyaolei 2024-9-14 14:04
Verilog初学者遇到的问题，请教各位！
verilog ，寄存器 ，TPU ，module ，Output
FPGA论坛 andy_mqy 2011-3-11 10 3526 AutoESL 2011-6-2 15:32
深入浅出FPGA-3-verilog HDL
verilog ，FPGA ，HDL ，仿真 ，建模
FPGA论坛 星星之火红 2012-11-5 10 2883 hero2009nj 2013-10-10 15:17
【求助】谁有A/D和D/A转换的verilog的程序啊？？？ attachment
verilog ，verilo ，D/A转换 ，d/a ，a/d
EDA 技术 fydbyhz 2009-8-5 10 4965 GoldSunMonkey 2013-5-16 23:10
verilog能实现倍频吗？
verilog ，倍频 ，HDL ，PLL ，VerilogHDL
FPGA论坛 shell.albert 2012-8-24 10 19643 GoldSunMonkey 2012-8-30 09:13
DarkRISCV 开源 RISC-V 的 Verilog 实现
verilog ，verilo ，RISC-V ，RISC ，spi ，pi ，SIM
RISC-V forgot 2024-9-23 10 2656 Estelle1999 2024-9-23 10:01
【活动贴】Cadence® Verilog® Language and Simulation attachment
cadence ，language ，simulation ，verilog ，AC
EDA 技术 RaiseCom 2013-4-17 10 2201 panjunren 2013-10-22 16:12
关于编写verilog代码的小心得 attach_img
编写 ，代码 ，verilog代码 ，verilog ，verilo
Microchip 咕咕呱呱孤寡 2024-9-14 10 20697 世纪女孩 2025-11-18 15:18
夏闻宇Verilog HDL课件，不会让您失望的 attachment
HDL ，verilog ，verilo ，hd ，AC
FPGA论坛 xjsxjtu 2012-9-8 10 3526 lxAPP 2012-11-10 21:47
关于verilog请教下 attach_img
verilog ，TE ，TPU ，npu ，Output
EDA 技术 zhaigch 2009-11-28 10 2774 ic00 2009-12-4 22:38
求助：如何将自己写的verilog模块封装成IP核
ip核 ，verilog ，封装 ，源码
FPGA论坛 sainbrady 2010-10-25 10 14299 bairan168 2011-5-12 17:06
奇数倍分频（Verilog）
verilog ，verilo ，触发 ，触发器
FPGA论坛 AutoESL 2011-7-18 10 2610 xwj 2011-7-21 08:26
求Verilog黄金参考指南电子文档 attachment
verilog ，电子 ，verilo
FPGA论坛 lxAPP 2011-11-6 10 2924 GoldSunMonkey 2011-11-22 14:28
关于用的FPGA做位同步时钟提取问题，求大神进来指导！
FPGA ，位同步时钟 ，verilog ，光纤 ，光纤传输
FPGA论坛 hutianyu 2013-10-9 10 2217 haitaox 2013-10-15 16:12
用verilog 写 u（k）=u（k-1）+error 怎么写 attach_img
verilog ，RS ，ST ，ge ，edge
FPGA论坛 18910748101 2017-1-12 10 1699 nethopper 2017-1-13 15:20
Verilog基本电路设计指导书 attachment
verilo ，verilog ，电路 ，电路设计
EDA 技术 gaochy1126 2025-5-31 11 11459 yeates333 2025-5-31 16:37
交通大学Verilog高级数字设计 attachment
verilo ，verilog ，数字设计 ，AC ，240
EDA 技术 gaochy1126 2025-5-31 11 11478 gaochy1126 2025-5-31 16:29
1 ...67891011121314... 59下一页
在线客服