21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
关于MBI5153的问题 attach_img
mb ，verilog ，时序 ，芯片 ，verilo
EDA 技术 yaorh 2015-7-2 4 3523 lxs_14 2018-5-6 20:52
Verilog HDL程序设计与实践 attachment
HDL ，verilog ，verilo ，hd ，AC
FPGA论坛 梅花望青竹 2012-5-24 3 1715 abcsmile 2012-5-28 10:31
Verilog的两个误区 （转载）
verilog ，阻塞 ，阻塞赋值 ，时序 ，se
FPGA论坛 gaochy1126 2012-11-12 3 1881 lzmm 2012-11-13 23:39
关于Verilog的两个小疑问
verilog ，verilo ，Wire
EDA 技术 brace1108 2013-3-30 3 2153 jakfens 2013-4-2 09:13
求助！！！！verilog实现解码
verilog ，解码 ，RS ，ST ，ge
FPGA论坛 djdj14 2013-7-31 3 1129 GoldSunMonkey 2013-7-31 20:35
verilog语法理解
verilog ，ST ，RS ，ge ，时钟
EDA 技术 damoyeren 2013-10-28 3 1604 GoldSunMonkey 2013-10-29 22:54
Verilog设计的可综合性与问题分析
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 3 9955 gaochy1126 2023-5-29 14:49
夏宇闻-Verilog经典教程
verilog ，verilo ，电子 ，供电 ，verilog教程
新手园地 anybody 2008-9-22 3 2475 mythihowelee 2009-5-8 12:45
verilog的问题
verilog ，时钟 ，edge ，FOR ，POS
EDA 技术 limee 2007-2-11 3 2862 n3207 2007-2-15 20:16
用verilog实现双口RAM或者FIFO，哪个难度更大一些？
FIFO ，RAM ，verilog ，双口RAM ，verilo
ZLG yhhdsp 2009-3-30 3 5238 usber 2009-5-9 12:52
关于verilog的锁存器边沿触发和翻转的疑问 attach_img
锁存器 ，触发 ，verilog ，point ，电路
FPGA论坛 XLDZZ 2011-3-9 3 3456 xiaoyuan_ly 2011-3-17 10:36
数据截位
HDL ，verilog ，VerilogHDL ，verilo ，hd
EDA 技术 上官紫虞 2014-8-12 3 1622 合体后代 2014-9-3 17:37
请教verilog HDL中的双向开关tranif0
AN ，HDL ，ni ，verilog ，双向开关
FPGA论坛 zhaoyi10 2011-1-18 3 5736 whiteLi 2015-10-18 21:11
verilog的大量实例 attachment
verilog ，verilo
ZLG huzixian 2011-6-30 3 2245 思行合一 2011-6-30 20:36
标准的verilog语法，难道我写错了？？
verilog ，VGA ，IO ，TE ，vi
ZLG wangkj 2009-6-3 3 2192 beinghu 2009-7-3 16:25
PSoC3 IDE support verilog HDL？
HDL ，IDE ，PSoC3 ，support ，verilog
英飞凌MCU论坛 rj_tang 2010-2-25 3 2798 rj_tang 2010-2-25 14:13
关于FPGA/CPLD开发语言的问题
FPGA/CPLD ，hd ，HDL ，verilog ，verilo
FPGA论坛 yfy871216 2010-10-12 3 2558 sinetech 2010-10-12 13:11
请教大家一个公式 怎么编写。谢谢了。附图片
编写 ，verilog ，verilo ，Verilog语言
FPGA论坛 gp418693119 2012-10-9 3 1664 GoldSunMonkey 2012-10-9 21:08
如用用Verilog HDL 实现CPLD与DPS之间的数据传递？
CPLD ，HDL ，verilog ，ps ，DSP
新手园地 pan315449340 2013-4-8 3 1745 pan315449340 2013-4-10 21:53
通过Verilog例子了解FPGA原型设计（书和源码） attachment
FPGA ，verilog ，源码 ，原型设计 ，AC
FPGA论坛 GLL92 2019-11-18 3 867 路驹 2019-11-21 15:20
1 ...212223242526272829... 58下一页