21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
求助!!!!verilog实现解码
verilog解码RSSTge
FPGA论坛 djdj14 2013-7-31 3 1033 GoldSunMonkey 2013-7-31 20:35
verilog语法理解
verilogSTRSge时钟
EDA 技术 damoyeren 2013-10-28 3 1328 GoldSunMonkey 2013-10-29 22:54
Verilog设计的可综合性与问题分析 EDA 技术 gaochy1126 2023-5-29 3 9584 gaochy1126 2023-5-29 14:49
verilog的问题
verilog时钟edgeFORPOS
EDA 技术 limee 2007-2-11 3 2133 n3207 2007-2-15 20:16
用verilog实现双口RAM或者FIFO,哪个难度更大一些? ZLG yhhdsp 2009-3-30 3 4634 usber 2009-5-9 12:52
关于verilog的锁存器边沿触发和翻转的疑问 attach_img FPGA论坛 XLDZZ 2011-3-9 3 2816 xiaoyuan_ly 2011-3-17 10:36
数据截位 EDA 技术 上官紫虞 2014-8-12 3 1388 合体后代 2014-9-3 17:37
请教verilog HDL中的双向开关tranif0 FPGA论坛 zhaoyi10 2011-1-18 3 4754 whiteLi 2015-10-18 21:11
verilog的大量实例 attachment ZLG huzixian 2011-6-30 3 1457 思行合一 2011-6-30 20:36
标准的verilog语法,难道我写错了??
verilogVGAIOTEvi
ZLG wangkj 2009-6-3 3 1677 beinghu 2009-7-3 16:25
PSoC3 IDE support verilog HDL?
HDLIDEPSoC3supportverilog
英飞凌MCU论坛 rj_tang 2010-2-25 3 2282 rj_tang 2010-2-25 14:13
关于FPGA/CPLD开发语言的问题 FPGA论坛 yfy871216 2010-10-12 3 2051 sinetech 2010-10-12 13:11
请教大家一个公式 怎么编写。谢谢了。附图片 FPGA论坛 gp418693119 2012-10-9 3 1247 GoldSunMonkey 2012-10-9 21:08
如用用Verilog HDL 实现CPLD与DPS之间的数据传递?
CPLDHDLverilogpsDSP
新手园地 pan315449340 2013-4-8 3 1321 pan315449340 2013-4-10 21:53
通过Verilog例子了解FPGA原型设计(书和源码) attachment FPGA论坛 GLL92 2019-11-18 3 696 路驹 2019-11-21 15:20
SRAM程序reg类型的ledout没有赋初值,这样也可以么? ZLG luole700 2008-1-27 3 2243 luole700 2008-1-29 16:17
verilog if语句的疑问
verilogLEDWireninpu
电子技术交流论坛 XLDZZ 2011-1-24 3 2471 dufei85 2011-1-25 21:46
Verilog学习资料 attachment FPGA论坛 奔腾2.0 2011-3-21 3 1684 renqiaocui 2011-6-8 09:36
FPGA计数器问题请教 FPGA论坛 lczhoujq 2011-9-9 3 1625 jakfens 2011-9-16 12:48
夏宇闻-Verilog经典教程 新手园地 anybody 2008-9-22 3 1901 mythihowelee 2009-5-8 12:45