21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
夏宇闻-verilog经典教材 attachment
verilog ，verilo ，AC
FPGA论坛 dameihuaxia 2020-10-4 3 700 123654789 2020-11-5 22:52
可综合的Verilog语法 attachment
verilog ，verilo ，AC
FPGA论坛 dameihuaxia 2020-9-2 3 566 fengyu2513 2020-9-4 14:41
verilog 语言 不同数制间的转换?
verilog ，函数 ，HDL ，hd ，integer
EDA 技术 atao涛 2008-2-27 3 3791 wwwwggggqqqq 2008-4-16 16:18
Verilog 仿真激励 attach_img
verilo ，verilog ，仿真
EDA 技术 gaochy1126 2023-1-31 3 1563 gaochy1126 2023-1-31 21:22
用verilog实现双口RAM或者FIFO，哪个难度更大一些？
FIFO ，RAM ，verilog ，双口RAM ，verilo
ZLG yhhdsp 2009-3-30 3 5539 usber 2009-5-9 12:52
基于Verilog HDL的FIR数字滤波器设计与仿真
FIR数字滤波器 ，HDL ，verilog ，仿真 ，数字滤波器设计
EDA 技术 梅花望青竹 2013-7-26 3 2374 梅花望青竹 2013-7-26 23:19
Verilog 编码原则
编码 ，verilog ，阻塞 ，信号 ，电平
EDA 技术 梅花望青竹 2013-7-26 3 2064 梅花望青竹 2013-7-26 23:20
如何学习FPGA技术 attachment
FPGA技术 ，verilog ，verilo ，电路 ，电子技术
FPGA论坛 雷北城 2020-3-24 3 954 雷北城 2020-3-26 15:12
Verilog语法问题请教
verilog ，RAM ，ce ，TE ，ADDR
EDA 技术 1dqmoon 2008-6-13 3 2321 娃蛙哇 2008-6-19 10:56
通过Verilog例子了解FPGA原型设计（书和源码） attachment
FPGA ，verilog ，源码 ，原型设计 ，AC
FPGA论坛 GLL92 2019-11-18 3 1010 路驹 2019-11-21 15:20
求助！！！！verilog实现解码
verilog ，解码 ，RS ，ST ，ge
FPGA论坛 djdj14 2013-7-31 3 1273 GoldSunMonkey 2013-7-31 20:35
为什么我多余定义的信号不报警告呢？
信号 ，ST ，verilog ，Wire ，软件
FPGA论坛 水畔天蓝 2013-3-7 3 1870 GoldSunMonkey 2013-3-8 21:22
请问哪大侠有没有373的verilog程序
verilog ，verilog程序 ，verilo
侃单片机论坛 jack.king 2009-8-13 3 3322 zjf0000 2009-8-14 08:47
深入浅出FPGA-2-让source insight 支持verilog HDL
Insight ，verilog ，source ，HDL ，FPGA
EDA 技术 GoldSunMonkey 2012-11-5 3 3204 dong_abc 2012-11-7 01:24
verilog if语句的疑问
verilog ，LED ，Wire ，ni ，npu
电子技术交流论坛 XLDZZ 2011-1-24 3 3602 dufei85 2011-1-25 21:46
新手才学verilog，请问一下Verilog中有类似于C语言中while（某变量）；这样的语法吗
C语言 ，verilog ，While ，电平 ，IO
FPGA论坛 wangjia1435 2014-7-6 3 1750 hjz07091982 2014-7-8 00:03
verilog 内部边沿触发
触发 ，verilog ，ck ，ge ，AI
FPGA论坛 XLDZZ 2011-1-26 3 2799 sxhhhjicbb 2011-2-19 23:07
紧急help:这个verilog文件xst check syntax报错 attachment
ST ，ck ，verilog ，HDL ，hd
FPGA论坛 edacsoft 2012-3-15 3 3172 GoldSunMonkey 2012-3-15 19:19
标准的verilog语法，难道我写错了？？
verilog ，VGA ，IO ，TE ，vi
ZLG wangkj 2009-6-3 3 2355 beinghu 2009-7-3 16:25
Verilog的两个误区 （转载）
verilog ，阻塞 ，阻塞赋值 ，时序 ，se
FPGA论坛 gaochy1126 2012-11-12 3 2061 lzmm 2012-11-13 23:39
1 ...222324252627282930... 58下一页
在线客服