21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
求助一个Verilog例化的问题 attach_img
verilog ，shift ，Input ，npu ，RS
FPGA论坛 dobypig 2018-4-28 3 2104 blue214 2018-5-16 17:08
SRAM程序reg类型的ledout没有赋初值，这样也可以么？
LED ，SRAM ，verilog ，warning ，寄存器
ZLG luole700 2008-1-27 3 2426 luole700 2008-1-29 16:17
深入浅出FPGA-2-让source insight 支持verilog HDL
Insight ，verilog ，source ，HDL ，FPGA
EDA 技术 GoldSunMonkey 2012-11-5 3 2701 dong_abc 2012-11-7 01:24
reg型数组的初始化配置问题
FOR ，Reset ，verilog ，代码 ，寄存器
FPGA论坛 supers001 2014-4-3 3 1358 痴小吃 2014-4-4 17:53
Failure to obtain a Verilog simulation license是怎么回事？ attachment
simulation ，verilog ，FAILURE ，license ，INA ，仿真
电子技术交流论坛 一梦清欢 2021-7-18 3 4573 雪夜虫子 2021-7-18 23:59
高手给说说QUARTUS、VERILOG、VHDL和SYNPLIFY的关系
VHDL ，verilog ，Synplify ，Quartus ，PLD
电子技术交流论坛 小研究 2007-6-21 3 3056 小研究 2007-6-22 23:20
verilog初学者的一个问题，希望各位指教！
verilog ，编译 ，module ，npu ，tc
EDA 技术 sky840723 2007-4-2 3 2140 sky840723 2007-4-3 09:04
QuartusII如何把设计导出为verilog HDL源文件
HDL ，源文件 ，verilog ，quartusII ，电路
FPGA论坛 mugenwon 2010-4-17 3 3482 vodka 2010-4-17 13:39
DSP builder能生成Verilog吗
builder ，DSP ，verilog ，verilo ，ui
FPGA论坛 cwfboy 2010-9-2 3 3565 ar_dong 2010-9-3 14:06
verilog 内部边沿触发
触发 ，verilog ，ck ，ge ，AI
FPGA论坛 XLDZZ 2011-1-26 3 2333 sxhhhjicbb 2011-2-19 23:07
可综合的Verilog语法 attachment
verilog ，verilo ，AC
FPGA论坛 dameihuaxia 2020-9-2 3 447 fengyu2513 2020-9-4 14:41
请教64位的计数器verilog 程序怎么写？
verilog ，计数器 ，verilo
电子技术交流论坛 xiaoyu9632 2007-11-20 3 3086 xiaoyu9632 2007-11-20 14:13
verilog 语言 不同数制间的转换?
verilog ，函数 ，HDL ，hd ，integer
EDA 技术 atao涛 2008-2-27 3 3278 wwwwggggqqqq 2008-4-16 16:18
RTL级设计
RTL ，寄存器 ，代码 ，verilog ，verilo
FPGA论坛 tianyu01 2011-9-26 3 2307 Zx阿旭 2011-10-30 09:08
为什么我多余定义的信号不报警告呢？
信号 ，ST ，verilog ，Wire ，软件
FPGA论坛 水畔天蓝 2013-3-7 3 1482 GoldSunMonkey 2013-3-8 21:22
verilog的uart怎么设计
UART ，verilog ，verilo
EDA 技术 hudi008 2014-4-13 3 729 gaochy1126 2012-7-20 23:44
用CPLD/VERILOG写串行FLASH，代码难度如何？
CPLD ，flash ，verilog ，代码 ，ARM
FPGA论坛 magic_yuan 2015-3-19 3 1196 zkf0100007 2015-3-23 11:02
verilog是不是没有浮点型数据
verilog ，verilo
FPGA论坛 Cjy_JDxy 2018-5-25 3 1290 Cjy_JDxy 2018-5-26 16:00
Verilog 流水线 attach_img
verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 3 1332 gaochy1126 2023-1-31 21:14
新手才学verilog，请问一下Verilog中有类似于C语言中while（某变量）；这样的语法吗
C语言 ，verilog ，While ，电平 ，IO
FPGA论坛 wangjia1435 2014-7-6 3 1454 hjz07091982 2014-7-8 00:03
1 ...222324252627282930... 57下一页