21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
SRAM程序reg类型的ledout没有赋初值，这样也可以么？
LED ，SRAM ，verilog ，warning ，寄存器
ZLG luole700 2008-1-27 3 2755 luole700 2008-1-29 16:17
verilog if语句的疑问
verilog ，LED ，Wire ，ni ，npu
电子技术交流论坛 XLDZZ 2011-1-24 3 3315 dufei85 2011-1-25 21:46
Verilog学习资料 attachment
verilog ，verilo
FPGA论坛 奔腾2.0 2011-3-21 3 2105 renqiaocui 2011-6-8 09:36
FPGA计数器问题请教
FPGA ，计数器 ，I2c ，verilog ，时钟
FPGA论坛 lczhoujq 2011-9-9 3 2396 jakfens 2011-9-16 12:48
verilog中的reg型变量，wire型变量初值是多少？？
verilog ，Wire ，se ，时钟 ，ni
EDA 技术 52mcu 2014-4-1 3 3509 gaochy1126 2014-4-29 23:33
求助一个Verilog例化的问题 attach_img
verilog ，shift ，Input ，npu ，RS
FPGA论坛 dobypig 2018-4-28 3 2201 blue214 2018-5-16 17:08
高手给说说QUARTUS、VERILOG、VHDL和SYNPLIFY的关系
VHDL ，verilog ，Synplify ，Quartus ，PLD
电子技术交流论坛 小研究 2007-6-21 3 3479 小研究 2007-6-22 23:20
verilog初学者的一个问题，希望各位指教！
verilog ，编译 ，module ，npu ，tc
EDA 技术 sky840723 2007-4-2 3 2536 sky840723 2007-4-3 09:04
QuartusII如何把设计导出为verilog HDL源文件
HDL ，源文件 ，verilog ，quartusII ，电路
FPGA论坛 mugenwon 2010-4-17 3 3783 vodka 2010-4-17 13:39
DSP builder能生成Verilog吗
builder ，DSP ，verilog ，verilo ，ui
FPGA论坛 cwfboy 2010-9-2 3 3937 ar_dong 2010-9-3 14:06
深入浅出FPGA-2-让source insight 支持verilog HDL
Insight ，verilog ，source ，HDL ，FPGA
EDA 技术 GoldSunMonkey 2012-11-5 3 2991 dong_abc 2012-11-7 01:24
reg型数组的初始化配置问题
FOR ，Reset ，verilog ，代码 ，寄存器
FPGA论坛 supers001 2014-4-3 3 1510 痴小吃 2014-4-4 17:53
Failure to obtain a Verilog simulation license是怎么回事？ attachment
simulation ，verilog ，FAILURE ，license ，INA ，仿真
电子技术交流论坛 一梦清欢 2021-7-18 3 4882 雪夜虫子 2021-7-18 23:59
请教64位的计数器verilog 程序怎么写？
verilog ，计数器 ，verilo
电子技术交流论坛 xiaoyu9632 2007-11-20 3 3406 xiaoyu9632 2007-11-20 14:13
verilog 语言 不同数制间的转换?
verilog ，函数 ，HDL ，hd ，integer
EDA 技术 atao涛 2008-2-27 3 3578 wwwwggggqqqq 2008-4-16 16:18
verilog 内部边沿触发
触发 ，verilog ，ck ，ge ，AI
FPGA论坛 XLDZZ 2011-1-26 3 2642 sxhhhjicbb 2011-2-19 23:07
verilog hdl 编写的传输门
HDL ，编写 ，verilog ，IO ，module
ZLG 年轻不在 2010-4-26 3 2888 想实习去 2010-4-27 20:13
CPLD写操作问题
CPLD ，ni ，ge ，verilog ，verilo
FPGA论坛 colddown 2010-7-27 3 2874 欧阳青云 2010-8-1 14:34
RTL级设计
RTL ，寄存器 ，代码 ，verilog ，verilo
FPGA论坛 tianyu01 2011-9-26 3 2593 Zx阿旭 2011-10-30 09:08
可综合的Verilog语法 attachment
verilog ，verilo ，AC
FPGA论坛 dameihuaxia 2020-9-2 3 538 fengyu2513 2020-9-4 14:41
1 ...222324252627282930... 58下一页