21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
verilog的循环语句本质是怎么实现综合的? FPGA论坛 z_no1 2010-7-27 2 3860 欧阳青云 2010-7-28 14:07
选择VHDL还是verilog HDL? FPGA论坛 akii 2010-7-19 16 4013 xueqi_147 2010-10-20 12:35
verilog HDL寄存器元素赋值问题 EDA 技术 欧阳青云 2010-7-18 10 6715 luckyaya 2010-8-9 22:20
一个Verilog测序 看不懂 是个乘法器 请教下 谢谢 新手园地 yanzhiyi1012 2010-7-14 1 2338 yanzhiyi1012 2010-7-14 20:02
求verilog的矩阵运算(乘法、求逆)程序 FPGA论坛 钟冰1986 2010-7-10 1 6958 汉江之源 2010-7-12 15:54
散50分,只为请教一个问题,,
HDLverilogVHDLverilohd
FPGA论坛 ZHOUNACHU 2010-5-30 49 7502 tobevan 2011-11-15 12:35
verilog 求余计算,综合时出错
verilogSTconstantIVECOos
EDA 技术 cc810610186 2010-5-29 6 8024 jakfens 2011-9-2 08:50
问一个Verilog 程序的问题,实现数据总线 FPGA论坛 zhousun 2010-5-26 3 3301 zhousun 2010-5-29 20:52
8051源代码 ZLG 3B1105 2010-5-18 1 1529 6019实验室 2010-5-18 21:33
非常紧急! ZLG 年轻不在 2010-5-14 1 1186 六楼的窗户 2010-5-14 12:12
版主请进!
HDLverilohdverilogLibero
ZLG 米其林r 2010-5-14 2 1409 金鱼木鱼 2011-3-31 15:54
quartus中的锁相环和Verilog的链接问题 attach_img FPGA论坛 kpengs 2010-5-12 2 4971 kpengs 2010-5-13 19:20
【求助】:基于verilog的数字密码锁 FPGA论坛 anshasha 2010-5-4 1 3279 fyshuljj 2010-5-5 23:09
verilog hdl 编写的传输门
HDL编写verilogIOmodule
ZLG 年轻不在 2010-4-26 3 2579 想实习去 2010-4-27 20:13
QuartusII如何把设计导出为verilog HDL源文件 FPGA论坛 mugenwon 2010-4-17 3 3482 vodka 2010-4-17 13:39
verilog模块例化时,语法问题?
verilogSTTECANRS
FPGA论坛 hi_jing 2010-4-12 2 4493 liuchao114 2010-4-20 17:07
VHDL OR Verilog
verilogVHDLFPGAPGA
FPGA论坛 zxl_maitian 2010-4-7 8 2976 heshang006 2010-4-13 22:32
modelsim时序仿真 FPGA论坛 ye120080130 2010-4-6 1 2333 wycawyc 2010-4-6 11:31
ise9.1 一个Verilog的m10计数器的程序求助
计数器verilogsetcTE
新手园地 爱上eda 2010-4-17 0 2144 爱上eda 2010-4-17 22:42
疑问 FPGA论坛 汉江之源 2010-5-2 8 2833 sinetech01 2010-5-22 20:57